目前大家在評(píng)價(jià)一款處理器時(shí)，最先考慮的往往是它的工作頻率、前端總線(xiàn)、緩存容量等等性能指標(biāo)，而對(duì)處理器背后的生產(chǎn)技術(shù)往往視而不見(jiàn)。不知你是否知道，半導(dǎo)體技術(shù)的發(fā)展，特別是半導(dǎo)體制造工藝的發(fā)展，對(duì)CPU和顯示芯片的性能起相當(dāng)重要的作用。

　　從1995年以來(lái)，芯片制造工藝的發(fā)展十分迅速，先后從0.5微米、0.35微米、0.25微米、0.18微米、0.09微米一直發(fā)展到目前應(yīng)用的0.065微米，整整花費(fèi)了10年時(shí)間。而每次新制程的引入，都對(duì)處理器技術(shù)發(fā)展動(dòng)態(tài)、處理器性能、處理器功耗有著至關(guān)重要的影響。

　　人人都知道研發(fā)新技術(shù)需要巨額的前期投入，在微電子領(lǐng)域無(wú)論是生產(chǎn)線(xiàn)升級(jí)又或者是轉(zhuǎn)換新工藝往往意味著巨大的“資金無(wú)底洞”，那為什么還有眾多生產(chǎn)企業(yè)對(duì)引入新生產(chǎn)技術(shù)樂(lè)此不疲呢?

　　首先，新的生產(chǎn)工藝可以提高芯片的集成度。在不增加芯片面積的情況下，使用更精細(xì)的生產(chǎn)工藝可以比老工藝大大增加的晶體管數(shù)量，并可以擴(kuò)展新的功能。例如，比如Intel最新的扣肉處理器，擁有2 × 2MB的L2 Cache，1MB容量的二級(jí)緩存就需要占用5000萬(wàn)個(gè)晶體管，這是一個(gè)相當(dāng)驚人的數(shù)字。

　　而按照現(xiàn)有發(fā)展趨勢(shì)，每隔兩年CPU的二級(jí)緩存容量都會(huì)增大一倍。如果還使用以前的90nm工藝將難以實(shí)現(xiàn)。那么廠商是如何在處理器那么狹小的空間內(nèi)集成越來(lái)越多的晶體管呢?這時(shí)廠商就必須進(jìn)步縮小硅晶片內(nèi)微細(xì)元件的尺寸以騰出空間來(lái)容納增加的晶體管和元件。采用更先進(jìn)的、蝕刻尺寸更小的技術(shù)成為了廠商們必走之路。

　　同時(shí)隨著晶體管尺寸的縮小，每顆晶體管的單位成本也有所降低，而整體的微型化同時(shí)也縮小了門(mén)極尺寸。門(mén)極是晶體管中負(fù)責(zé)阻擋或讓電流通過(guò)的開(kāi)關(guān)，門(mén)極越窄，晶體管開(kāi)啟與關(guān)閉的速度越快，使用晶體管的線(xiàn)路因而得以提高其速度上限。因此，處理器含有越多的晶體管，它們的速度就越快。

　　其次，新工藝引入的另一個(gè)好處就是是功耗降低，提高處理器主頻是提高處理器性能的主要手段之一，但是由于提高主頻后整體功耗會(huì)隨之上升，所以提高制造工藝也可以有效降低功耗，提高處理器主頻。并且在降低處理器功耗的同時(shí)，處理器整體的超頻能力也得到大幅度提升，每次提升制造工藝后，往往就會(huì)成為新一代超頻極品，也正是這個(gè)原因。

　　最后，在芯片性能方面，更先進(jìn)工藝的引入使得導(dǎo)電溝道長(zhǎng)度減少，可以使用更多先進(jìn)的材料，從而使晶體管的(開(kāi)關(guān))速度加快，大大提高芯片的整體性能并降了低功耗，熱量的降低反過(guò)來(lái)又可以增加元器件的穩(wěn)定度、延長(zhǎng)使用壽命。并且采用最新制造工藝后，相同晶體管會(huì)占據(jù)更小的面積，使一塊晶元能夠切割出更多處理器，使整體處理器成本降低，直接結(jié)果就是單顆處理器售價(jià)降低。

　　在處理器生產(chǎn)技術(shù)發(fā)展這個(gè)過(guò)程中，英特爾始終是領(lǐng)先了一步，IBM、摩托羅拉、AMD、TI、富士通、臺(tái)積電、聯(lián)電等半導(dǎo)體企業(yè)一直都是落后了半拍。但它們對(duì)于新工藝的轉(zhuǎn)換同樣十分積極，他們也正在努力向新一代的65納米技術(shù)過(guò)渡。今天，我們?cè)诰屠锵认虼蠹液?jiǎn)單介紹一下近兩年來(lái)英特爾從90nm到65nm的發(fā)展之路，希望能讓你從另一角度對(duì)處理器技術(shù)有著更深入的了解。

　　一、并不完美的90nm生產(chǎn)技術(shù)

　　微米制造工藝實(shí)際上指的是一種工藝尺寸，指的是在一塊硅晶圓片上集成的數(shù)以萬(wàn)計(jì)的晶體管之間的連線(xiàn)寬度。按技術(shù)述語(yǔ)來(lái)說(shuō)，指芯片上最基本功能單元門(mén)電路和門(mén)電路間連線(xiàn)的寬度。伴隨處理器性能的提升，處理器的生產(chǎn)技術(shù)也在不斷發(fā)展。在2003年，隨著頻率更高的Prescott處理器的推出，英特爾也成為了第一家將90nm生產(chǎn)技術(shù)引入到臺(tái)式處理器的廠商。

　　90nm制造工藝早在2003年1月就已開(kāi)發(fā)成功，但是直到2004年才真正實(shí)現(xiàn)量產(chǎn)，距離上一個(gè)技術(shù)節(jié)點(diǎn)已有3年，改變了20世紀(jì)90年代中期集成電路技術(shù)每24個(gè)月出現(xiàn)一個(gè)技術(shù)節(jié)點(diǎn)的發(fā)展趨勢(shì)。90nm制造工藝和130nm工藝相比，絕不僅僅是簡(jiǎn)單地將連線(xiàn)寬度減少了40nm，而是集成電路制造工藝上一個(gè)質(zhì)的飛躍。

　　因此在向90nm進(jìn)化過(guò)程中遇到的困難也遠(yuǎn)遠(yuǎn)高于以前的技術(shù)升級(jí)，然而，這也為順利向65nm技術(shù)節(jié)點(diǎn)發(fā)展打下了良好的技術(shù)基礎(chǔ)。在90nm制造工藝中，采用多項(xiàng)新技術(shù)和新工藝。其中應(yīng)變硅(Strained Silicon)、絕緣硅(SOI，Silicon on insulator)、銅互連技術(shù)、低K介電材料的引入等是主要特點(diǎn)。

　　1、應(yīng)變硅技術(shù)(Strained Silicon)

　　應(yīng)變硅技術(shù)是英特爾的90nm工藝中最主要的特色技術(shù)。晶體管是一個(gè)小開(kāi)關(guān)，決定了電流的通與斷，而在現(xiàn)實(shí)世界中，我們無(wú)法完全地控制電流，必須借助一些附加技術(shù)。AMD的SOI(Silicon-on-insulator，絕緣體硅片)就是為了防止泄漏電流和停止電流活動(dòng)而設(shè)計(jì)的，應(yīng)變硅則剛好相反，是為了驅(qū)動(dòng)電流流動(dòng)而設(shè)計(jì)的。

　　將待應(yīng)變硅片放在一種特殊的硅鍺底基上，這種硅鍺底基的原子間距離比待應(yīng)變硅片原子間距離大，受底基原子作用，硅片中的原子也將向外運(yùn)動(dòng)，彼此間拉開(kāi)距離，從而減少對(duì)電流的阻力。應(yīng)變硅有效地?cái)U(kuò)展了晶體管通道區(qū)域，把硅直接放到底層的頂部，可以預(yù)留更多的空間，更好地?cái)U(kuò)展到底層上，使上面的硅原子直接和低層相匹配，延伸硅元素到合適的通道中。

　　硅原子有更多的空間后，電阻減少了，增加了電流通過(guò)的數(shù)量。最終結(jié)果是使電流流動(dòng)強(qiáng)度提高了10—20%，或者使當(dāng)前的電流更加順暢，從而提高了晶體管的運(yùn)行速度，提高了芯片的工作頻率

　　2、七層銅互連技術(shù)

　　傳統(tǒng)集成電路制造工藝主要采用鋁作為金屬互連材料(Interconnect)，但是隨著晶體管尺寸越來(lái)越小，在保持信號(hào)的高速傳輸方面已經(jīng)受到很大的限制。選用電阻率較小的金屬作為互聯(lián)材料，并選用介電常數(shù)較小的介電材料是降低信號(hào)延時(shí)、提高時(shí)鐘頻率的兩個(gè)主要方向。由于銅的電阻率較鋁小，同時(shí)能減少互連層的厚度，通過(guò)降低電容達(dá)到了減少信號(hào)延時(shí)的效果，因此，如果配合采用低K介電材料，可以降低信號(hào)線(xiàn)之間的耦合電容，信號(hào)的轉(zhuǎn)換速度也隨之加快，即進(jìn)一步降低了信號(hào)的延時(shí)。

　　此外，現(xiàn)有鋁材料在器件密度進(jìn)一步提高的情況下還會(huì)出現(xiàn)由電子遷移引發(fā)的可靠性問(wèn)題，而銅的溶點(diǎn)較高，比鋁更不容易發(fā)生電子遷移。與鋁相比，銅可以在更薄的互連層厚度上通過(guò)更高的電流密度，從而降低能量消耗。推動(dòng)銅工藝走向產(chǎn)業(yè)化的另一個(gè)重要原因就是與傳統(tǒng)的鋁工藝相比，銅工藝采用了Damascene工藝，減少了金屬互聯(lián)的層數(shù)，從而降低了成本。

　　早在1985年IBM公司就已計(jì)劃研發(fā)用銅替代鋁作為芯片上的金屬互連材料，但是直到1998年才在諾發(fā)公司(Novellus System)的幫助下把該技術(shù)應(yīng)用在實(shí)際的集成電路制造工藝中。1999年蘋(píng)果公司在400 MHz微處理器中采用了銅互連工藝，極大地提升了圖形處理能力。

　　2000年英特爾公司推出了采用了130nm銅互連技術(shù)的Tualatin奔騰III處理器。TI、Xilinx、三星、臺(tái)積電、聯(lián)電等公司也開(kāi)始紛紛采用銅互連工藝。此前在130nm、110nm的制造工藝中已經(jīng)廣泛應(yīng)用了銅互連技術(shù)。銅互連材料已經(jīng)成為110nm以下制造工藝的唯一選擇。在90nm制造工藝中，廠商已經(jīng)廣泛采用了七層層銅互連技術(shù)，使硅晶圓上的晶體管可達(dá)到100M，從而提高芯片性能。

　　除此之外，90nm制造工藝的還其它技術(shù)新特性：

　　·1.2nm氧化物柵極厚度，僅有5個(gè)原子層厚。越薄的氧化物柵極越好，超薄的氧化物柵極可以提高晶體管的運(yùn)行速度

　　·晶體管長(zhǎng)度僅為50nm，而此前的130nm工藝處理器的晶體管長(zhǎng)度是70nm—60nm之間

　　·低K值(絕緣常量)的摻碳氧化物(CDO)絕緣材料，減少線(xiàn)路與線(xiàn)路之間的電容，以提高芯片內(nèi)的信號(hào)速度并降低芯片功耗。這一絕緣材料通過(guò)簡(jiǎn)單的雙層堆疊設(shè)計(jì)實(shí)現(xiàn)，非常容易制造。

　　最先采用90nm的處理器是英特爾的Prescott處理器。所有基于Prescott 核心的處理器，無(wú)論是低端的Celeron D還是Prescott Pentium 4，都用0.09微米制造工藝生產(chǎn)。區(qū)別是前者FSB 僅為133MHz(實(shí)際頻率533MHz)，L2 Cache 也只有256KB，而后者的FSB 則為200MHz(實(shí)際頻率800MHz) ，L2 Cache 達(dá)到1MB ，當(dāng)然Celeron D處理器的價(jià)格要便宜很多。

　　雖然英特爾在Prescott 中采用更深的管線(xiàn)執(zhí)行長(zhǎng)度設(shè)計(jì)及0.09微米制造工藝，希望可以大大提高處理器的頻率，不過(guò)由于在0.09微米中不能有效控制晶體管的電泄漏問(wèn)題，造成Prescott的功耗居高不下、頻率也難以達(dá)到英特爾所希望的水準(zhǔn)。所謂泄漏電流，是指晶體管不管導(dǎo)通還是截止(開(kāi)關(guān))，均有電流流動(dòng)。由于本來(lái)為截止的時(shí)候也有電流流動(dòng)，由此就會(huì)造成電量的浪費(fèi)。

　　泄漏電流造成的耗電量增加是90nm工藝Prescott中非常嚴(yán)重的問(wèn)題。另外，要想提高晶體管的開(kāi)關(guān)切換速度，即工作頻率，設(shè)計(jì)半導(dǎo)體時(shí)必須要使電流在晶體管中易于流動(dòng)。過(guò)去晶體管越小，開(kāi)關(guān)所需的電壓就越低，耗電量也就越小。而目前的情況是由此減少的這部分耗電量全部被泄漏電流抵消掉了。當(dāng)然，半導(dǎo)體制造商那時(shí)并非完全沒(méi)有預(yù)料到泄漏電流的增加。

　　降低泄漏電流的技術(shù)在90nm工藝時(shí)代沒(méi)有達(dá)到實(shí)用水平，泄漏電流的增加量也超過(guò)了半導(dǎo)體制造商的預(yù)想。工作頻率普遍超過(guò)1GHz的計(jì)算機(jī)所使用的CPU，這種情況尤為顯著。能夠采用提高電子遷移率，或者減少泄漏電流通道等泄漏電流降低技術(shù)的生產(chǎn)線(xiàn)要借助65nm技術(shù)才能完成。

　　因此，英特爾很快就引入了更先進(jìn)的65nm工藝，讓90nm工藝成為英特爾處理器發(fā)展中最短命的制造技術(shù)

　　二、充滿(mǎn)魅力的65nm制造工藝

　　1、第二代應(yīng)變硅技術(shù)

　　雖然這一代產(chǎn)品晶體管材質(zhì)較上一代并沒(méi)有太大變化，但是在漏電方面的改進(jìn)還是非常顯著的。在此前90納米工藝上，英特爾就沒(méi)能解決這個(gè)問(wèn)題，電流泄漏造成芯片功耗不降反增，而在65nm中這個(gè)問(wèn)題已經(jīng)成為有所緩解。這一部分還要?dú)w功于在新一代65nm處理器上引入的新一代應(yīng)變硅技術(shù)。

　　在65nm工藝中，雖然絕緣層還是停留在1.2nm，但是借助新一代應(yīng)變硅技術(shù)，晶體管扭曲提升了15%，這樣的結(jié)果就是漏電減小了4分之一，這樣也使的晶體管的響應(yīng)速度在沒(méi)有功耗提升的情況下提升了近30%。

　　Intel公司宣稱(chēng)，其第二代應(yīng)變硅技術(shù)使得晶體管的性能提高了10-15%，同時(shí)沒(méi)有電流泄漏增加。縮小20%長(zhǎng)度的門(mén)極，結(jié)合應(yīng)變硅的效應(yīng)，英特爾的65nm生產(chǎn)技術(shù)邏輯門(mén)的交換頻率可以達(dá)到90nm的1.4倍，換言之，處理器的頻率就有著上看6GHz的可能。

　　為了進(jìn)一步降低漏電流，英特爾也在65nm中導(dǎo)入了NMOS Sleep Transistor技術(shù)，目前英特爾將其應(yīng)用在動(dòng)態(tài)關(guān)閉SRAM所用不到的區(qū)塊，達(dá)成降低三倍漏電流的效果。與90納米技術(shù)生產(chǎn)的晶體管相比，65納米技術(shù)在同樣的性能情況下可以使電流泄漏減低4倍。這樣的話(huà)，65納米技術(shù)生產(chǎn)的處理器在沒(méi)有增加電流泄漏的情況下，提高了性能，目前的扣肉處理器已經(jīng)驗(yàn)證這一切

　　2、八層銅互聯(lián)技術(shù)

　　英特爾在65納米工藝中成功開(kāi)發(fā)出八個(gè)銅互聯(lián)層結(jié)構(gòu)，達(dá)到了相當(dāng)高的工藝水平。在90納米工藝中，英特爾只能實(shí)現(xiàn)7層銅互聯(lián)結(jié)構(gòu)，而IBM大約在2000年時(shí)就成功研發(fā)出8層銅互聯(lián)技術(shù)。進(jìn)入到65納米工藝之后，英特爾終于實(shí)現(xiàn)了8層銅互聯(lián)結(jié)構(gòu)，每一個(gè)芯片可以容納8個(gè)不同的邏輯電路層。層數(shù)越多，芯片占據(jù)的面積就越小，成本越低，但同時(shí)也要面對(duì)更多的技術(shù)問(wèn)題。

　　例如，不同的電路層需要用導(dǎo)線(xiàn)連接起來(lái)，為了降低導(dǎo)線(xiàn)的電阻(R值)，各半導(dǎo)體廠商都采用金屬銅來(lái)代替以往的金屬鋁(這也是“銅互聯(lián)”的得名由來(lái))。其次，兩個(gè)電路層之間會(huì)產(chǎn)生一定的電容效應(yīng)(C值)，由導(dǎo)線(xiàn)電阻R和層間寄生電容C共同產(chǎn)生的RC延遲決定著芯片的高速性能。

　　電路層越多，RC延遲就越高，芯片不僅難以實(shí)現(xiàn)高速度而且會(huì)增加能耗。使用電阻率更低的銅代替鋁作為導(dǎo)線(xiàn)，可以一定程度降低RC延遲。但在此之后，電路層之間的寄生電容C對(duì)RC延遲就起到主要的影響了。解決這個(gè)問(wèn)題并不難。由于寄生電容C正比于電路層隔絕介質(zhì)的介電常數(shù)K，若使用低K值材料(K<3)作為不同電路層的隔絕介質(zhì)，問(wèn)題便迎刃而解了。

　　英特爾為65納米工藝準(zhǔn)備了一種K值很低的含碳氧化物(Carbon Doped Oxide，CDO)。英特爾在晶體管內(nèi)部使用這種低K值(低介電常數(shù))的新材料主要來(lái)提高芯片中的信號(hào)速度，而在晶體管之間柵極則使用厚度為1.2納米的氧化物材料，有利于降低柵極電容，緩解電流泄漏的問(wèn)題，最終有效降低芯片的功耗。

　　3、高K值材料

　　與應(yīng)變硅加速晶體管內(nèi)電流速度相反，在不同晶體管之間需要更好的絕緣，以避免電流泄漏的問(wèn)題。在90納米工藝之前，這個(gè)問(wèn)題并不嚴(yán)重，因?yàn)榫w管之間有較長(zhǎng)的距離。但轉(zhuǎn)換到90納米工藝之后，不同晶體管的間距變得非常之短，電流泄漏現(xiàn)象變得異常嚴(yán)重。而為了抵消泄漏的電流，芯片不得不要求更大的供電量，造成的直接后果就是芯片功耗增加。我們可以看到，無(wú)論英特爾還是AMD，90納米工藝制造的產(chǎn)品都沒(méi)有在功耗方面表現(xiàn)出應(yīng)有的優(yōu)勢(shì)，而按照慣例，每次新工藝都會(huì)讓同型芯片的功耗降低30%左右。

　　對(duì)于65納米工藝來(lái)說(shuō)，這個(gè)問(wèn)題到了非解決不可的地步。IBM和AMD都采用SOI(絕緣層上覆硅，Silicon On Insulator)技術(shù)。不過(guò)，英特爾認(rèn)為SOI技術(shù)難度太大，所以沒(méi)在此花費(fèi)功夫。當(dāng)然，他們也認(rèn)為無(wú)法繼續(xù)用二氧化硅做為晶體管的門(mén)-通道之間的絕緣層。為此，英特爾決定采用高K值的氧化物材料來(lái)制造晶體管的柵極，英特爾稱(chēng)之為“高K門(mén)電介質(zhì)”(High K gate Dielectric)。

　　高K材料作為柵極電介質(zhì)，能夠在保持或增大柵極電容(即保持或縮小等效柵極氧化物厚度)的同時(shí),還有足夠的物理厚度來(lái)限制隧穿效應(yīng)的影響,以降低柵漏電流。這種材料對(duì)電子泄漏的阻隔效果可以達(dá)到二氧化硅的10000倍，電子泄漏基本被阻斷，這樣就可以在絕緣層厚度降低到0.1納米時(shí)還擁有良好的電子隔絕效果。

　　不過(guò)，使用高K電介質(zhì)材料來(lái)替代二氧化硅要面對(duì)許多技術(shù)問(wèn)題，例如高K介質(zhì)器件的門(mén)限電壓可能迅速竄升到500毫伏甚至更高，芯片在運(yùn)行過(guò)程中受熱升溫后，晶體管的門(mén)限電壓也將以不可預(yù)測(cè)的幅度來(lái)回?cái)[動(dòng)，這些問(wèn)題很可能影響芯片的穩(wěn)定性。為此，找到具有高穩(wěn)定性的高K值材料至關(guān)重要。

　　對(duì)于65nm 制造工藝，目前作為柵介質(zhì)層的高k電介質(zhì)是含Hf的材料，例如HfSiON。正是由于高K材料得到成功應(yīng)用，英特爾目前已經(jīng)在65納米工藝上遙遙領(lǐng)先對(duì)手，該工藝生產(chǎn)的CPU芯片將會(huì)具有相當(dāng)出色的功耗表現(xiàn)，目前Prescott高功耗的麻煩將一去不復(fù)返。

　　三、英物爾的65nm處理器回顧

　　1、Intel第一款65nm處理器—Pentium EE 955

　　說(shuō)到Intel平臺(tái)的65nm制造工藝處理器要追朔到05年。在05年12月底Intel發(fā)布了其第一款采用65nm制造工藝的處理器--Pentium EE 955。

　　Pentium EE 955作為Intel當(dāng)時(shí)最新旗艦級(jí)處理器，采用雙核心設(shè)計(jì)、65nm制造工藝、主頻達(dá)到了3.46GHz、配備2×2MB二級(jí)緩存、前端總線(xiàn)頻率達(dá)到了1066MHz、支持虛擬化、64位擴(kuò)展、EDB防毒等一系列技術(shù)，無(wú)論從制造工藝上、還是從規(guī)格、技術(shù)上都代表了當(dāng)時(shí)Intel的頂級(jí)水平，雖然采用了65nm制造工藝，但是由于內(nèi)含3.76億個(gè)晶體管，主頻達(dá)到了3.46GHz，最終功耗達(dá)到了130W，成為65nm處理器中功耗最高的處理器之一。

　　雖然Pentium EE 955是一款65nm制造工藝處理器，但是最終功耗達(dá)到了130W，讓很多朋友為其捏了一把冷汗，對(duì)比AMD平臺(tái)65nm處理器的推出，Pentium EE 955早了11個(gè)月以上，可能象征意義遠(yuǎn)大于降低功耗的價(jià)值。

　　2、將65nm引入成熟時(shí)代—Pentium D 9XX系列

　　Intel平臺(tái)第二批65nm制造工藝的處理器就是Pentium D 9XX系列了，這個(gè)系列可以說(shuō)是90nm制造工藝的Pentium D 8XX處理器的一個(gè)優(yōu)化版本，最主要區(qū)別在于制造工藝由90nm提升為65nm，二級(jí)緩存由2MB提升為4MB，其余規(guī)格全部相同。

　　Pentium D 8xx系列處理器擁有約2.3億個(gè)晶體管，而采用65nm制程的Pentium D 9xx系列處理器晶體管數(shù)量達(dá)到約3.8億個(gè)，在這其中二級(jí)緩存容量從原有的2MB猛增至4MB，與此同時(shí)核心面積仍比較理想。對(duì)于Pentium D 9xx系列處理器來(lái)說(shuō)，65nm不僅僅帶來(lái)了容量更大的二級(jí)緩存，功耗也較90nm雙核處理器大幅降低。由于提高了電流的利用效率，處理器由空載到滿(mǎn)載的動(dòng)態(tài)功耗得到很好控制。

　　3、充分體現(xiàn)65nm魅力—Core 2 Duo系列

　　06年7月25日Intel發(fā)布了其最新一代采用65nm制造工藝的處理器—Core 2 Duo，對(duì)于這個(gè)系列處理器來(lái)說(shuō)65nm制造工藝已經(jīng)不是它讓人佩服的地方，它最強(qiáng)大的地方在于采用了Core 2微架構(gòu)，使處理器在整體功耗降低40%的同時(shí)，性能提高了40%。

　　縱觀Intel三個(gè)65nm制造工藝的系列處理器，我們不難看出它們分別有著自己不同的使命，Pentium EE 955處理器代表Intel進(jìn)入了65nm制造工藝的階段，象征意義重大;Pentium D 9XX系列的推出代表Intel平臺(tái)由90nm向65nm制造工藝過(guò)渡階段，是邁向成熟的奠基石;Core 2 Duo處理器是Intel 65nm制造工藝走向成熟的標(biāo)志性產(chǎn)品。

　　可以說(shuō)，65nm代表著處理器制造工藝達(dá)到了一個(gè)新的高度，集成度更高使得處理器晶體管數(shù)量再次翻番。即使加上兩個(gè)CPU內(nèi)核，一枚芯片所占據(jù)的面積也只有100平方毫米，成本比此前的Pentium 4還要低，這充分說(shuō)明65納米工藝的優(yōu)越性。

　　四、顯山露水的45nm制程

　　在引入65nm制程后，英特爾將依然保持著每?jī)赡旮乱淮圃旃に嚨捏@人速度，在明年引入45nm工藝。45納米工藝已經(jīng)成熟，與65納米工藝的產(chǎn)品相比，它的漏電量減少為五分之一，晶體管開(kāi)關(guān)切換速度提高20%，工作電流將減少30%，因此它將具有更好的節(jié)能效果和更高的性能。目前，45nm工藝的CPU還沒(méi)有制造出來(lái)，但45nm工藝的確已經(jīng)開(kāi)始應(yīng)用了!它正應(yīng)用在Intel的45nm測(cè)試晶圓上，并取得了不錯(cuò)的反映。

　　2006年1月，英特爾宣布了使用45納米工藝的SRAM芯片生產(chǎn)成功，他們展示的這款SRAM芯片采用193納米干法光刻技術(shù)，存儲(chǔ)容量高達(dá)153Mbit，晶體管數(shù)目達(dá)到10億個(gè)，芯片面積119平方毫米。由6個(gè)晶體管組成的SRAM存儲(chǔ)單元的面積為0.346平方微米，大約相當(dāng)于65納米工藝的存儲(chǔ)單元面積的一半，這也意味著采用45納米工藝的產(chǎn)品單晶體管成本將更加低廉。

　　在性能上，45納米工藝的晶體管也獲得了很大進(jìn)步。與65納米工藝的產(chǎn)品相比，它的漏電量減少為五分之一，晶體管開(kāi)關(guān)切換速度提高20%，工作電流將減少30%，因此它將具有更好的節(jié)能效果和更高的性能。

　　2007年下半年，英特爾的CPU將全面轉(zhuǎn)向45納米工藝生產(chǎn)，屆時(shí)第二代Core微架構(gòu)的CPU也將與我們見(jiàn)面，用于筆記本電腦市場(chǎng)的Penryn就是其中的代表。它的運(yùn)行頻率可能將比Merom稍高，擁有3MB或6MB的共享二級(jí)緩存。而主流桌面產(chǎn)品則包括Ridgefield和Wolfdale，它們同樣也有6MB/3MB共享二級(jí)緩存，運(yùn)行頻率很可能超越3GHz。

　　此外，四內(nèi)核，單核心封裝的Bloomfield和八內(nèi)核，多核心封裝的Yorkfield和Hapertown也將在2008年出現(xiàn)，后兩者將擁有12 MB二級(jí)緩存。