CPU內(nèi)核結(jié)構(gòu)解析
?
?CPU內(nèi)核主要分為兩部分：運算器和控制器。

　　（一） 運算器

　　1、 算術(shù)邏輯運算單元ALU（Arithmetic and Logic Unit）

　　ALU主要完成對二進制數(shù)據(jù)的定點算術(shù)運算（加減乘除）、邏輯運算（與或非異或）以及移位操作。在某些CPU中還有專門用于處理移位操作的移位器。

　　通常ALU由兩個輸入端和一個輸出端。整數(shù)單元有時也稱為IEU（Integer Execution Unit）。我們通常所說的“CPU是XX位的”就是指ALU所能處理的數(shù)據(jù)的位數(shù)。

　　2、 浮點運算單元FPU（Floating Point Unit）

　　FPU主要負責(zé)浮點運算和高精度整數(shù)運算。有些FPU還具有向量運算的功能，另外一些則有專門的向量處理單元。

　　３、通用寄存器組

　　通用寄存器組是一組最快的存儲器，用來保存參加運算的操作數(shù)和中間結(jié)果。

　　在通用寄存器的設(shè)計上，RISC與CISC有著很大的不同。CISC的寄存器通常很少，主要是受了當時硬件成本所限。比如x86指令集只有8個通用寄存器。所以，CISC的CPU執(zhí)行是大多數(shù)時間是在訪問存儲器中的數(shù)據(jù)，而不是寄存器中的。這就拖慢了整個系統(tǒng)的速度。而RISC系統(tǒng)往往具有非常多的通用寄存器，并采用了重疊寄存器窗口和寄存器堆等技術(shù)使寄存器資源得到充分的利用。

　　對于x86指令集只支持8個通用寄存器的缺點，Intel和AMD的最新CPU都采用了一種叫做“寄存器重命名”的技術(shù)，這種技術(shù)使x86CPU的寄存器可以突破8個的限制，達到32個甚至更多。不過，相對于RISC來說，這種技術(shù)的寄存器操作要多出一個時鐘周期，用來對寄存器進行重命名。

　　４、 專用寄存器

　　專用寄存器通常是一些狀態(tài)寄存器，不能通過程序改變，由CPU自己控制，表明某種狀態(tài)。

　　（二） 控制器

　　 運算器只能完成運算，而控制器用于控制著整個CPU的工作。

　　1、 指令控制器

　　 指令控制器是控制器中相當重要的部分，它要完成取指令、分析指令等操作，然后交給執(zhí)行單元（ALU或FPU）來執(zhí)行，同時還要形成下一條指令的地址。

　　2、 時序控制器

　　時序控制器的作用是為每條指令按時間順序提供控制信號。時序控制器包括時鐘發(fā)生器和倍頻定義單元，其中時鐘發(fā)生器由石英晶體振蕩器發(fā)出非常穩(wěn)定的脈沖信號，就是CPU的主頻；而倍頻定義單元則定義了CPU主頻是存儲器頻率（總線頻率）的幾倍。

　　3、 總線控制器

　　 總線控制器主要用于控制CPU的內(nèi)外部總線，包括地址總線、數(shù)據(jù)總線、控制總線等等。

　　4、中斷控制器

　　 中斷控制器用于控制各種各樣的中斷請求，并根據(jù)優(yōu)先級的高低對中斷請求進行排隊，逐個交給CPU處理。

　　（三） CPU核心的設(shè)計

　　CPU的性能是由什么決定的呢？單純的一個ALU速度在一個CPU中并不起決定性作用，因為ALU的速度都差不多。而一個CPU的性能表現(xiàn)的決定性因素就在于CPU內(nèi)核的設(shè)計。

　　1、超標量（Superscalar）

　　 既然無法大幅提高ALU的速度，有什么替代的方法呢？并行處理的方法又一次產(chǎn)生了強大的作用。所謂的超標量CPU，就是只集成了多個ALU、多個FPU、多個譯碼器和多條流水線的CPU，以并行處理的方式來提高性能。

　　 超標量技術(shù)應(yīng)該是很容易理解的，不過有一點需要注意，就是不要去管“超標量”之前的那個數(shù)字，比如“9路超標量”，不同的廠商對于這個數(shù)字有著不同的定義，更多的這只是一種商業(yè)上的宣傳手段。

　　2、流水線（Pipeline）

　　 流水線是現(xiàn)代RISC核心的一個重要設(shè)計，它極大地提高了性能。

　　 對于一條具體的指令執(zhí)行過程，通常可以分為五個部分：取指令，指令譯碼，取操作數(shù)，運算（ALU），寫結(jié)果。其中前三步一般由指令控制器完成，后兩步則由運算器完成。按照傳統(tǒng)的方式，所有指令順序執(zhí)行，那么先是指令控制器工作，完成第一條指令的前三步，然后運算器工作，完成后兩步，在指令控制器工作，完成第二條指令的前三步，在是運算器，完成第二條指令的后兩部……很明顯，當指令控制器工作是運算器基本上在休息，而當運算器在工作時指令控制器卻在休息，造成了相當大的資源浪費。解決方法很容易想到，當指令控制器完成了第一條指令的前三步后，直接開始第二條指令的操作，運算單元也是。這樣就形成了流水線系統(tǒng)，這是一條2級流水線。

　　 如果是一個超標量系統(tǒng)，假設(shè)有三個指令控制單元和兩個運算單元，那么就可以在完成了第一條指令的取址工作后直接開始第二條指令的取址，這時第一條指令在進行譯碼，然后第三條指令取址，第二條指令譯碼，第一條指令取操作數(shù)……這樣就是一個5級流水線。很顯然，5級流水線的平均理論速度是不用流水線的4倍。

　　 流水線系統(tǒng)最大限度地利用了CPU資源，使每個部件在每個時鐘周期都工作，大大提高了效率。但是，流水線有兩個非常大的問題：相關(guān)和轉(zhuǎn)移。

　　 在一個流水線系統(tǒng)中，如果第二條指令需要用到第一條指令的結(jié)果，這種情況叫做相關(guān)。以上面哪個5級流水線為例，當?shù)诙l指令需要取操作數(shù)時，第一條指令的運算還沒有完成，如果這時第二條指令就去取操作數(shù)，就會得到錯誤的結(jié)果。所以，這時整條流水線不得不停頓下來，等待第一條指令的完成。這是很討厭的問題，特別是對于比較長的流水線，比如20級，這種停頓通常要損失十幾個時鐘周期。目前解決這個問題的方法是亂序執(zhí)行。亂序執(zhí)行的原理是在兩條相關(guān)指令中插入不相關(guān)的指令，使整條流水線順暢。比如上面的例子中，開始執(zhí)行第一條指令后直接開始執(zhí)行第三條指令（假設(shè)第三條指令不相關(guān)），然后才開始執(zhí)行第二條指令，這樣當?shù)诙l指令需要取操作數(shù)時第一條指令剛好完成，而且第三條指令也快要完成了，整條流水線不會停頓。當然，流水線的阻塞現(xiàn)象還是不能完全避免的，尤其是當相關(guān)指令非常多的時候。

　　 另一個大問題是條件轉(zhuǎn)移。在上面的例子中，如果第一條指令是一個條件轉(zhuǎn)移指令，那么系統(tǒng)就會不清楚下面應(yīng)該執(zhí)行那一條指令？這時就必須等第一條指令的判斷結(jié)果出來才能執(zhí)行第二條指令。條件轉(zhuǎn)移所造成的流水線停頓甚至比相關(guān)還要嚴重的多。所以，現(xiàn)在采用分支預(yù)測技術(shù)來處理轉(zhuǎn)移問題。雖然我們的程序中充滿著分支，而且哪一條分支都是有可能的，但大多數(shù)情況下總是選擇某一分支。比如一個循環(huán)的末尾是一個分支，除了最后一次我們需要跳出循環(huán)外，其他的時候我們總是選擇繼續(xù)循環(huán)這條分支。根據(jù)這些原理，分支預(yù)測技術(shù)可以在沒有得到結(jié)果之前預(yù)測下一條指令是什么，并執(zhí)行它。現(xiàn)在的分支預(yù)測技術(shù)能夠達到90%以上的正確率，但是，一旦預(yù)測錯誤，CPU仍然不得不清理整條流水線并回到分支點。這將損失大量的時鐘周期。所以，進一步提高分支預(yù)測的準確率也是正在研究的一個課題。

　　 越是長的流水線，相關(guān)和轉(zhuǎn)移兩大問題也越嚴重，所以，流水線并不是越長越好，超標量也不是越多越好，找到一個速度與效率的平衡點才是最重要的。

?

?