雙極性碼,什么是雙極性碼

數字信號可以直接采用基帶傳輸,所謂基帶就是指基本頻帶。基帶傳輸就是在線路中直接傳送數字信號的電脈沖,這是一種最簡單的傳輸方式,近距離通信的局域網都采用基帶傳輸。

基帶傳輸時,需要解決數字數據的數字信號表示以及收發兩端之間的信號同步問題。對于傳輸數字信號來說,最簡單最常用的方法是用不同的電壓電平來表示兩個二進制數字,也即數字信號由矩形脈沖組成。按數字編碼方式，可以劃分為單極性碼和雙極性碼，單極性碼使用正（或負）的電壓表示數據；雙極性碼是三進制碼，1為反轉，0為保持零電平。根據信號是否歸零，還可以劃分為歸零碼和非歸零碼，歸零碼碼元中間的信號回歸到0電平，而非歸零碼遇1電平翻轉，零時不變。常見的幾種基本的數字信號脈沖編碼方案如下：

單極性不歸零碼,無電壓(也就是元電流)用來表示"0",而恒定的正電壓用來表示"1"。每一個碼元時間的中間點是采樣時間,判決門限為半幅度電平(即0.5)。也就是說接收信號的值在0.5與1.0之間,就判為"1"碼,如果在O與0.5之間就判為"0"碼。每秒鐘發送的二進制碼元數稱為"碼速"。

雙極性不歸零碼,"1"碼和"0"碼都有電流,但是"1"碼是正電流,"0"碼是負電流,正和負的幅度相等,故稱為雙極性碼。此時的判決門限為零電平,接收端使用零判決器或正負判決器,接收信號的值若在零電平以上為正,判為"1"碼;若在零電平以下為負,判為"0"碼。

以上兩種編碼,都是在一個碼元的全部時間內發出或不發出電流(單極性),以及發出正電流或負電流(雙極性)。每一位編碼占用了全部碼元的寬度,故這兩種編碼都屬于全寬碼,也稱作不歸零碼NRZ (Non Return Zero)。如果重復發送"1"碼,勢必要連續發送正電流;如果重復發送"0"碼,勢必要連續不送電流或連續發送負電流,這樣使某一位碼元與其下一位碼元之間沒有間隙,不易區分識別。歸零碼可以改善這種狀況。

單極性歸零碼,當發"1"碼時,發出正電流,但持續時間短于一個碼元的時間寬度,即發出一個窄脈沖;當發"0"碼時,仍然完全不發送電流,所以稱這種碼為單極性歸零碼。

雙極性歸零碼,其中"1"碼發正的窄脈沖,"0"碼發負的窄脈沖,兩個碼元的間隔時間可以大于每一個窄脈沖的寬度,取樣時間是對準脈沖的中心。

非歸零碼在傳輸中難以確定一位的結束和另一位的開始,需要用某種方法使發送器和接收器之間進行定時或同步;歸零碼的脈沖較窄,根據脈沖寬度與傳輸頻帶寬度成反比的關系,因而歸零碼在信道上占用的頻帶就較寬。

單極性碼會積累直流分量,這樣就不能使用變壓器在數據通信設備和所處環境之間提供良好絕緣的交流藕合,直流分量還會損壞連接點的表面電鍍層;雙極性碼的直流分量大大減少,這對數據傳輸是很有利的。

從以上討論中可以發現,基帶傳輸的另一個重要問題就是同步問題。接收端和發送端發來的數據序列在時間上必須取得同步,以便能準確地區分和接收發來的每位數據。這就要求接收端要按照發送端所發送的每個碼元的重復頻率及起止時間來接收數據,在接收過程中還要不斷校準時間和頻率,這一過程稱為同步過程。在計算機通信與網絡中,廣泛采用的同步方法有位同步法和群同步法兩種。

1、位同步

位同步使接收端對每一位數據都要和發送端保持同步。在數據通信中,習慣于把位同步稱為"同步傳輸"。實現位同步的方法可分為外同步法和自同步法兩種。在外同步法中,接收端的同步信號事先由發送端送來,而不是自己產生也不是從信號中提取出來。即在發送數據之前,發送端先向接收端發出一串同步時鐘脈沖,接收端按照這一時鐘脈沖頻率和時序鎖定接收端的接收頻率,以便在接收數據的過程中始終與發送端保持同步。

自同步法是指能從數據信號波形中提取同步信號的方法。典型例子就是著名的曼徹斯特編碼,這種編碼通常用于局域網傳輸。在如下圖所示的曼徹斯特編碼方式中,每一位的中間有一跳變,位中間的跳變既作為時鐘信號,又作為數據信號:從高到低的跳變表示"1",從低到高的跳變表示"0"。

圖1

另外,還有一種差分曼徹斯特編碼,這種編碼每位中間的跳變僅提供時鐘定時,而用每位開始時有無跳變表示"0"或"1",有跳變表示"0",無跳變表示"1"。由此可見,兩種曼徹斯特編碼方法都是將時鐘和數據包含在信號流中,在傳輸代碼信息的同時,也將時鐘同步信號一起傳輸到對方,所以這種編碼也稱為自同步編碼。

從曼徹斯特編碼和差分曼徹斯特編碼的脈沖波形中可以看出,這兩種雙極型編碼的每一個碼元都被調制成兩個電平,所以數據傳輸速率只有調制速率的1/2,也即對信道的帶寬有更高的要求。但它們具有自同步能力和良好的抗干擾性能,在局域網中仍被廣泛使用。

2、群同步

在群同步的通信系統中,傳輸的信息被分成若干"群"。所謂的"群",一般是以字符為單位,在每個字符的前面冠以起始位、結束處加上終止位,從而組成一個字符序列o數據傳輸過程中,字符可順序出現在比特流中,字符與字符間的間隔時間是任意的,即字符間采用異步定時,但字符中的各個比特用固定的時鐘頻率傳輸。在數據通信中,習慣于把群同步稱為"異步傳輸"。字符間的異步定時和字符中比特之間的同步定時,是群同步即異步傳輸的特征。這種傳輸方式中,每個字符以起始位和停止位加以分隔,故也稱"起一止"式傳輸。

群同步傳輸規程中的每個字符可由下列四部分組成:

(1)1位起始位,以邏輯、"表示:

(2)5~8位數據位,即要傳輸的字符內容;

(3)1位奇/偶檢驗位,用于檢錯,該部分可以不選;

(4)1~2位停止位,以邏輯"1"表示,用以作字符間的間隔。

群同步的字符格式見圖2。由圖中可以看出,群同步是靠起始位(邏輯"0")和停止位(邏輯"1")來實現字符的定界及字符內比特的同步的。接收端靠檢測鏈路上由空閑位或前一字符停止位(均為邏輯"1")到該字符起始位的下降沿來獲知一個字符的開始,然后按收、發雙方約定的時鐘頻率對約定的字符比特數(5~8位)進行逐位接收,最后以約定算法(奇/偶校驗法)進行差錯檢測,完成一個字符的傳輸。發送器和接收器中近似于同一頻率的兩個約定時鐘,在一段較短的時間內能夠保持同步。在群同步傳輸中,起始位和停止位的作用是十分重要的。起始位指示字符的開始,并啟動接收端對字符中比特的同步;而停止位則是作為字符之間的間隔位而設置的,沒有停止位,緊跟其后的下一字符的起始位下降沿便可能丟失。

群同步法只需保持每個字符的起始點同步,在群內則按約定的頻率進行位的接收就可以了。這種方法實現簡單,但需要添加諸如起始位、校驗位和停止位等附加位,相對于同步傳輸來說,編碼效率和信道利用率較低,一般用于低速數據傳輸的場合。

圖2

使用XC9572實現HDB3碼

1、XC9572芯片簡介

XC9572是XILINX公司生產的一款高性能可編程邏輯器件。它內含４個36V18功能塊，并具有1600個可用系統門。其系統結

構如圖１所示。從結構上看，XC9572包含三種單元，即宏單元、可編程I/O單元和可編程內部連線。其主要特點如下：

●所有可編程管腳間的腳對腳延時均為5ns；

●系統的時鐘速度可達到125MHz；

●具有72個宏單元和1600個可用系統門；

●可編程次數為10000次；

●可采用5V在線編程和擦除；

●擁有強大的管腳鎖定能力；

●每個宏單元都具有可編程低功耗模式；

●未用的管腳有編程接地能力；

●提供有編程保密位，可對設計提供加密保護以防止非法讀取；

●外部I/O引腳與3.3Ｖ和5V兼容。

２、HDB3的編解碼及實現原理

HDB3碼（三階高密度雙極性碼）是基帶電信設備之間進行基帶傳輸的主要碼型之一。它的主要特點是易于提取時鐘、不受直流特性影響、具有自檢能力、連令串小于3個等。

E1信號是我國和歐洲國家電信傳輸網一次群使用的傳輸系統。E1信號由32個64kbps的PCM話路經過時分復用形成。CCITT建議G.703標準詳細規定了HDB3碼用于E1信號的標準。

用XC9572實現E1信號的HDB3編解碼電路比較簡單，而且無需可調整外圍電路。設計使用PC44封裝形式的XC9572可編程邏輯器件共有30個可編程IO引腳、６個電源引腳和４個JTAG引腳。整個設計使用了XC9572器件80%的容量。

HDB3碼是AMI碼的改進型。AMI碼是用交替極性的脈沖表示碼元“１”，用無脈沖表示碼元“０”。為了防止電路長時間出現無脈沖狀態，HDB3碼的編碼規則是：當沒有４個或４個連續的“０”碼時，就按AMI碼規則編碼；當出現４個或４個連續的“０”碼時，每４個連續“０”的第一個“０”的變化應視它前面相鄰的“１”的情況而定，如果它的前一個“１”的極性與前一個破壞點的極性相反而本身就是破壞點，則４個連續的“０”的第一個仍保持“０”；如果它的前一個“１”的極性與前一個破壞點的極性相同而本身就是破壞點，則第一個“０”改為“１”。這一規則保證了相繼破壞點具有交替的極性，因而不會引入直流成分。４個連續“０”的第２，３個總是“０”。４個連續的“０“的第４個改為“１”，而極性與它前一個“１”的極性相同（破壞點極性交替規則）。在接收端，如果相繼接收到兩個極性相同的“１”?它的前面有３個連續的“０”?則將后一個“１”改為“０”?如果它的前面有２個連續的“０”，則將前后兩個“１”改為“０”，這樣就恢復了原來的數據信號。下面是一個HDB3碼的例子：

其中：V代表破壞點，+V表示+1，-V表示-1，+B表示-1，-B表示-1。

在根據上述原理實現HDB3編解碼的圖2電路中，BNC1插頭送來的HDB3信號經變壓器T1、U4及外圍器件組成的單雙變換電路后將轉換成兩路單極性碼并送給可編程邏輯電路XC9572 U5的43、44腳，然后經過可編程邏輯電路內部解碼后，從可編程邏輯電路XC9572 U5的24、25腳輸出數據和時鐘。從U5的26、27引腳輸入的數據和時鐘經其內部編碼后，將從其２和８腳輸出，而后再經過Ｕ３以及外圍器件和變壓器Ｔ１組成的單雙變換電路形成HDB3碼，并從BNC2插頭輸出。

３、FOUNDATION ISE 4.21開發工具

FOUNDATION ISE 4.21是開發XILINX公司可編程邏輯產品（包括CPLD和FPGA系列）的軟件工具包。利用FOUNDATION ISE 4.21提供的設計環境和設計工具，可以靈活高效地完成各種數字電路設計。在FOUNDATION ISE 4.21的設計環境下，對CPLD和FPGA進行設計的過程如下：

（１）FOUNDATION ISE 4.21的設計輸入有圖形輸入和文本輸入兩種方式。此外，符號編輯器用于編輯用戶的模塊符號。在本系統中，筆者使用VeriLOG語言作為文本輸入方式。

（２） 設計實現是在FPGA或CPLD器件內物理地實現所需的邏輯。這個過程由FOUNDATION ISE 4.21中的核心部分編譯器完成。它可依據設計輸入文件自動生成?主要用于器件編程、波形仿真、延時分析等所需的數據文件。

（３） 設計仿真是由仿真器和時延分析器利用編譯器產生的數據文件來自動完成邏輯功能仿真和延時特性仿真（時序仿真）的。通過仿真可以發現設計中的錯誤與不足，以便對設計進行修改和完善，使其最終達到設計要求。

（４） 仿真結果正確以后，即可進行器件編程。即通過編程器（Programmer）將設計文件下載到FPGA芯片中。以在實際芯片中進行實際信號的時序驗證?同時就芯片的實際運行性能進行系統測試。

４、HDB3的CPLD實現及仿真結果

用XC9572實現HDB3編解碼設計主要由編碼、時鐘提取和譯碼三部分組成。其中編碼部分是根據HDB3編碼原理把二進制碼的時鐘和數據信號編碼成兩路單極性的HDB3碼輸出。其編碼原理框圖如圖３所示。

時鐘提取是譯碼的關鍵部分，原理是32.768MHz時鐘提取兩路HDB3單極性碼的上升沿，并形成寬度２倍于32.768MHz時鐘周期寬度的脈沖，然后用此脈沖復位32.768MHz時鐘的16位計數器，最后根據16位計數器的結果產生2.048MHz時鐘。

譯碼部分比較簡單。它根據HDB3碼的特點首先檢測出極性破壞點，即找出４連零碼中添加V碼的位置（破壞點位置），其次去掉添加的Ｖ碼，最后去掉４連零碼中添加的Ｂ碼以將其還原成單極性不歸零碼。譯碼原理框圖如圖４所示。

HDB3編解碼的ＣＰＬＤ設計可采用上面介紹的FOUNDATION ISE4.21開發工具來實現。設計輸入采用Verilog HDL語言完成。設計分為三個模塊：時鐘模塊、編碼模塊、譯碼模塊。