對于智能手機、平板電腦等移動產品而言，SoC（system on chip）是它們的心臟。最近意法半導體（ST）已開始面向28nm工藝SoC量產完全耗盡型SOI（fullydepletedsilicononinsulator：FDSOI）技術。推動移動產品低成本化和高性能化的微細化技術又有了新選擇。

　　若采用完全耗盡型SOI（FDSOI）技術，無需使晶體管立體化便可繼續推進SoC微細化至10nm工藝左右。由于可以沿用原有半導體制造技術和設計技術，因此無需很多成本即可繼續推進微細化（圖1）。對于希望今后仍長期享受SoC微細化恩惠的設備廠商等來說，這將是很好的選擇。關于完全耗盡型SOI和CMOS工藝對比，參見：【Altera或為其FPGA產品采用全耗盡型SOI技術？ 】

　　在成本和性能方面優于FinFET

　　FDSOI是用很薄的氧化膜（buriedoxide：BOX）將晶體管的管體（溝道）和Si基板隔開，將管體減薄至幾nm厚，從而使溝道完全耗盡的技術（圖2）注1）。這與溝道立體化以使其耗盡的三維晶體管（FinFET）一樣，能夠有效抑制隨著柵極長度變短、漏電流增大的短溝道效應。

　　注1）溝道耗盡是指變成電子和空穴等載流子基本不存在的狀態。

　　FinFET不具備而FDSOI具備的優點是能夠跟原來的BulkCMOS技術一樣保持平面晶體管的構造。FDSOI與FinFET相比，“制造工序減少，工藝成本大幅降低，還能直接沿用BulkCMOS的設計技術”（意法半導體設計與服務執行副總裁PhilippeMagarshack）。

　　制造FDSOI需要比Si基板貴的SOI基板，因此制造成本與BulkCMOS差不多。能使用原有設計技術是與需要大幅改變設計工具和電路布局的FinFET最大的區別。因為能減小電路設計方面的限制，集成度也容易提高。

　　圖1：14nm工藝以后仍保持平面晶體管

　　意法半導體將采用FDSOI技術使平面構造的晶體管延續到10nm工藝。2014年將量產14nm工藝技術，2016年將量產10nm工藝技術。（圖由《日經電子》根據意法半導體的資料制作）

　　圖2：能夠兼顧低成本和高性能

　　采用FDSOI技術的晶體管能夠沿用BulkCMOS技術使用的很多制造工藝和設計技術（a）。工作性能超越BulkCMOS，驅動電壓低時性能尤為出色（b）。（圖由《日經電子》根據意法半導體的資料制作）

　　在工作速度和耗電量等性能方面，意法半導體的Magarshack認為“FDSOI比FinFET更有優勢”。FinFET隨著溝道的立體化，寄生電容增大，工作速度容易降低，而FDSOI可以避免這一問題。另外，除柵極電極側以外，還可通過超薄的BOX層由基板側動態施加偏壓，因此閾值電壓的控制性好。在驅動電壓低、容易出現閾值電壓偏差問題的移動產品用SoC中，這一特點可以充分發揮作用。

　　確立管體膜厚的控制技術

　　不過，FDSOI在量產時間上落后于FinFET。美國英特爾已從2012年在22nm工藝微處理器中采用了FinFET，***臺積電（TSMC）等代工企業也準備在2014年開始量產的16～14nm工藝中采用FinFET。

　　FDSOI原來面臨的課題是很難控制只有幾nm的管體厚度。由于管體厚度是決定閾值電壓等晶體管特性的參數，因此每次技術更新換代，都要減薄厚度。隨著微細化的發展，技術難度加大，難以進一步減薄。

　　意法半導體此次通過與法國知名SOI基板制造商Soitec公司、法國研究開發機構CEA-Leti及開發CMOS工藝的合作伙伴美國IBM等合作解決了這一問題，“確信能夠微細化到10nm工藝”（Magarshack）。

　　首先將應用于智能手機SoC

　　FDSOI技術將首先應用于智能手機及平板電腦的SoC。意法半導體的合資子公司瑞士ST-Ericsson將在2012年內推出的28nm工藝SoC中采用該技術注2）。

　　注2）針對該SoC的技術詳情已經在2012年12月10～12日于美國舊金山舉行的“IEDM（InternationalElectronDevicesMeeting）2012”上公布。詳見：【Altera或為其FPGA產品采用全耗盡型SOI技術？ 】

　　意法半導體今后將在該公司針對數碼相機及游戲機等的SoC上采用FDSOI技術，并向美國GLOBALFOUNDRIES公司提供了制造技術，以便外部的設備廠商及半導體廠商采用該技術。GLOBALFOUNDRIES公司計劃“從2013年7～9月開始提供28nm工藝的FDSOI技術”（該公司全球銷售與營銷執行副總裁MichaelNoonen）。