軟件無線電(SDR)結構一直被認為是基站開發的靈丹妙藥，而隨著其適應新協議的能力不斷增強，軟件無線電結構已被一些設計人員視為在單個基礎架構設計中支持多種無線協議的重要解決方案。

　　直到最近，軟件無線電仍然只是大多數通信系統設計人員的規劃藍圖而已，但這一局面正迅速得到改觀。隨著3G無線業務的日趨臨近，設計人員又對在基礎架構設計中實現軟件無線電結構產生了濃厚的興趣。

　　實現軟件無線電

　　傳統的無線基礎架構設計可采用ASIC、DSP和FPGA器件的組合加以實現。在這些設計中，ASIC和FPGA通常負責處理高級編碼機制，如Reed Solomon編碼、Viterbi編碼及Rake接收機，而DSP則負責語音編碼及其他語音處理任務。

　　在由傳統的無線架構設計轉向軟件無線電設計的過程中，DSP、FPGA和ASIC之間的功能劃分也在發生變化。ASIC逐漸提供更多的可編程功能，而DSP和FPGA則開始具備ASIC的傳統處理功能，三者之間的界限正變得日益模糊。因此，當設計人員設計軟件無線電時，他們發現已很難劃分ASIC、DSP和FPGA三者之間的功能界限。

　　現在設計人員必須耗費相當多的精力來權衡下面一些問題：傳統上由ASIC實現的功能能否由FPGA或DSP更好地加以實現？或者傳統上由DSP實現的功能是否由FPGA或ASIC實現更為合適？因此問題的核心是如何制訂出正確的選擇準則并對每種處理方案進行有效的評估。

　　準則選取

　　在選擇任何準則之前，有必要給出軟件無線電的精確定義。在底板各處，開發人員可為軟件無線電結構的構成給出許多不同的定義，但本文將采用軟件無線電論壇(www.sdRForum.org)的方法，將軟件無線電定義為“在較大頻率范圍內，能對目前已有的以及將來會出現的諸多調制技術、寬帶及窄帶操作、通信安全功能(如跳頻)和信號波形等的標準要求進行軟件控制的無線電”。

　　歷史上，采用單個空間接口標準設計的噴氣式飛機中已經實現了數字無線系統，該設計在考慮成本的基礎上(見圖１)，使用了任意可編程器件對系統進行評估。而在軟件無線電中，無線電的每個主要功能器件(包括射頻收發器)都具備在空中進行重配置以支持多種空間接口標準的特性。

　　可重配置特性要求軟件無線電改變設計人員需要考慮的準則。由于純處理能力在當前的2G無線環境中占據主導地位，可編程功能也逐漸成為軟件無線電設計應用的焦點。

　　總之，當選擇ASIC、FPGA或DSP時，設計人員應當考慮以下5個重要的選擇準則。1. 可編程性：對于所有的目標空間接口標準，器件均能重新配置以執行所期望的功能。2. 集成度：在單個器件上集成多項功能，由此減小數字無線子系統的規格并降低硬件復雜度的能力。3. 開發周期：開發、實現及測試指定器件的數字無線功能的時間。4. 性能：器件在要求的時間內完成指定功能的能力。5. 功率：器件完成指定功能的功率利用率。

　　上述準則中的任何一條都會對設計人員選擇DSP、ASIC或FPGA產生直接影響。

　　可編程性

　　DSP和FPGA可輕易地進行重配置，以實現軟件無線電設計的各種功能。現有的通信ASIC雖然可以較低的成本提供更好的性能，但提供的可編程能力非常有限。

　　問題的關鍵是，在諸多的無線ASIC中是否有一種適合于特定要求的數字無線產品。在純軟件無線電結構中，顯然沒有一種ASIC具有這樣的功能，但實際上也只有很少的數字無線設計需要這樣高的靈活性。因此軟件無線電產品開發的關鍵步驟就是確定系統每項功能所需的可編程特性，并確定現有的ASIC是否可以提供這項功能。

　　確定器件的處理功能可通過既支持W-CDMA也支持GSM的基站收發器結構來說明。由于W-CDMA采用了擴頻通信技術，因此許多用戶可共享一條射頻(RF)信道。在上行鏈路1,920至1,980MHz之間和下行鏈路2,110至2,170 MHz之間，W-CDMA信號在每條信道中占據5MHz的帶寬。

　　另一方面，在GSM系統的每條射頻信道中，窄帶TDMA技術一般只支持8個用戶。在上行鏈路890至915MHz之間和下行鏈路935至960MHz之間，窄帶TDMA的每條信道占據200kHz帶寬。

　　為了在軟件無線電結構中有效地兼顧上述標準間的差異，中頻(IF)處理器的數字上行轉換器和下行轉換器都必須提供可編程的信道選擇、濾波器配置和采樣比調節。Intersil、Graychip和Analog Devices公司的新型多標準數字收發器ASIC均可提供許多可編程特性。

　　例如，Graychip的GC4016數字下行轉換器可重配置為最大可用基帶帶寬為每信道2.25 MHz的4信道窄帶下行轉換器，也可重配置為最大可用基帶帶寬為9 MHz的單信道寬帶下行轉換器。此外，GC4016還將在每個信道中支持用戶可編程的基帶濾波器和重采樣器，這使得該器件適用于指定結構的中頻處理。