***是生產芯片最核心的設備，技術難度非常高。目前全球90%以上的***市場都被荷蘭、日本占據為什么這個領域這么難做？本篇將從光刻技術和***兩大部分來共同探索，一束光的旅程究竟有多復雜？

光刻技術

成就摩爾定律的追光之旅

光刻技術，簡單來說就是利用光化學反應原理，在特定波長光線的作用下，把想要的圖形刻蝕到到晶圓上的過程，因此也叫光刻蝕工藝。它的思想來源于歷史悠久的印刷技術，不同的是，制造芯片所使用的光刻技術使用的是光而不是墨水。

▲光刻工藝的基本步驟

光刻技術的核心其實是圍繞兩個定律

摩爾定律

由英特爾的創始人之一戈登·摩爾提出。芯片的基本元件是晶體管，晶體管越多，芯片的運算速度越快。摩爾定律是指，每隔兩年，同樣大小的芯片里面的晶體管的數量就會增加一倍，性能也增加一倍。

這就要求芯片內部制造得越來越精細，如今先進工藝制程的兩個起點之間只能有幾納米的距離了。（1nm約為頭發絲直徑的的五萬分之一）

如此精細的產品，便需要用放大的思想來制造。傳統的放大方法——杠桿等機械結構無法滿足納米級精度的“雕刻”。因此人們想到了用光來放大，原理類似我們常見的投影機。***的核心就是將光通過一個可以放大的透光的模子，照射到硅片上，從而印出想要的形狀，也就是芯片的內部結構。

瑞利判據

Rayleigh Criterion?

光刻技術對光源有著極為苛刻的要求。這就涉及到第二個原理——瑞利判據

▲瑞利判據第一公式

想要制造出更小的尺寸，就需要能分辨更小的尺寸。瑞利判據中，λ為光源波長、ΝΑ為數值孔徑、k?為光刻工藝系數，三者共同決定投影式***分辨率CD。

1

更短光源波長λ

▲縮短光源波長

根據公式可以看出，***的分辨率與光源波長成正比，想要制造出更小的尺寸，就需要縮短光源的波長，這也是***世代演變的核心。***歷經五代，波長從436nm縮小約30倍，達到13.5nm，對應節點從μm級升級到最先進的3nm，光源波長的縮短支撐了摩爾定律的發展。

▲芯片工藝節點與光源波長的關系

20世紀六七十年代，集成電路產業制造初期采用接觸式光刻技術，以可見光作為光源；80年代廣泛應用接近式光刻技術，并改用高壓汞燈產生的紫外光（UV），g線和i線是紫外光中能量較高的譜線，365nm的i-line可將最高分辨率推動至220nm；80年代中期，IBM/Cymer等公司開始研發深紫外（DUV）準分子激光，最高分辨率降低至KrF（110nm）和ArF（65nm）,采用ArF光源的第四代***是目前應用最廣泛的一代。隨著工藝節點發展到7nm及以下，20世紀初期產業聯合研發第五代EUV***，使用13.5nm的極紫外光，比DUV短14倍以上。

▲光刻光源世代演變

2

增大NA：物鏡直徑↑+浸沒式光刻

▲提高數值孔徑NA

光源演進到ArF（193nm）時，下一代光源推進速度放緩，巨頭們開始將目光轉向提高數值孔徑NA，并出現了F2（光源演進）與ArF+immersion（增大NA）的路線之爭。

物鏡的數值孔徑NA= n*sinθ，其中 n 為介質折射率， θ 為鏡頭聚焦至成像面的角度。

▲光線通過透鏡系統聚焦成像

增大NA的兩個方法：

1）增加投影物鏡的 ? ? ? ? ? ? ? ? ? ? ? ? ?0.55NA突破。

▲工藝節點與光源波長及NA的關系

3

縮小k?：突破物理極限

光照條件的設置、掩模版設計以及光刻膠工藝等因素對分辨率的影響都反映在k?因子中，k?因子也常被用于評估光刻工藝的難度，ASML認為其物理極限在0.25，k?體現了各家晶圓廠運用光刻技術的水平。

分辨率增強技術（RET）是指對掩模和光照系統做改進，實現最大共同工藝窗口，從而提高分辨率。常見方法包括離軸照明、光學鄰近校正、移相掩模、添加亞分辨率輔助圖等，通過改變掩模的振幅（OPC法）或相位（PSM法），調整光源入射角度（OAI法）等提高分辨率、增加焦深、改善圖形質量，此外也可以用多重曝光技術實現超越***理論分辨率的精度。

▲部分典型的分辨率增強技術

4

瑞利第二公式DoF = k?λ/NA2

焦深DoF限制了NA的無限擴大。焦深是指硅片沿光路移動時，能保持曝光成像質量的距離，焦深越大層間誤差越小。隨著光源波長逼近極限，目前降低分辨率的主要方法為增大數值孔徑，但需要和DoF折中考慮。

在瑞利公式的指導下，人類在縮短波長λ，增大數值孔徑NA，降低工藝因子k?三個方面不斷探索和突破極限。為實現進一步的制程微縮，業界又在曝光工藝方面極盡智慧。初代***采用接觸式或接近式，無法兼顧掩模版壽命與分辨率。1973年，美國Perkin Elmer率先推出第一臺投影式***，投影式***既能避免污染又能實現倍縮，迅速替代傳統接近接觸式，成為市場主流。

▲不同曝光技術示意圖

▲三類曝光方式的優劣對比

5

?“多重曝光”

實現制程微縮的另一個重要手段是“多重曝光”，即將原本一層光刻的圖形拆分到多個掩模上，利用光刻Litho和刻蝕Etch實現更小制程。常見的技術有雙重曝光（DE）、固化雙重曝光（LFLE）、雙重光刻（LELE）、三重光刻（LELELE）、自對準雙重成像（SADP）、連續兩次SADP（SAQP）等。

▲LELE雙重光刻工藝示意圖

需要注意的是，盡管多重曝光可以做成更先進的制程，當制程微縮至10nm及以下時，浸沒式DUV多重曝光的工藝復雜度急劇上升。

比如，多次LE或SADP可以實現7nm制程，但多重曝光技術提高了對刻蝕、沉積等工藝的技術要求并且增加了使用次數，使晶圓光刻成本增加了2-3倍。

此時，相較多重曝光，EUV能降低15%-50%的成本，縮短3-6x的周期時間，使產品更快量產。而對于5nm制程，浸沒式DUV難以實現且不具備經濟效益。

▲不同節點采用浸沒式DUV進行多重曝光的工藝復雜度

***

Mask?

Aligner

挑戰全人類文明的極限

上一部分我們了解到光刻技術的核心原理和實現手段，想要進行光刻就得上機器了。***的技術水平很大程度上決定了集成電路的發展水平。先進制程芯片（14nm以下）需要進行20-30次光刻，光刻工藝的耗時可以占到整個晶圓制造時間的40%-50%，費用約占芯片生產成本的1/3。

荷蘭最新一代EUV***造價1.5億美元，約合人民幣近10億，整個機器包含10萬個部件和2公里長的電纜，有公共汽車大小，重達200噸左右。國內上海微電子90nm的干法DUV***，包括13個分系統，3萬個機械件，200多個傳感器。

如此龐然大物內部構造是怎樣的呢？

整臺***主要包括光源系統、照明系統、投影物鏡系統、雙工件臺系統、以及傳輸系統（光罩+晶圓）、調平調焦系統、對準系統等；同時需要極嚴苛的環境控制、整機控制以及整機軟件分析系統。***性能的三大評價指標是分辨率（CD）、套刻精度（overlay）、和產率（throughput，wph）?？梢哉f***的每一部分都在挑戰人類工程的極限。

▲***的整體結構圖

※

***的演進主要分為以下幾個階段

1）UV***：用于0.25微米及以上制程節點，UV為紫外光，光源類型包括g-line、i-line等。

2）干式DUV***：可用于65nm-0.35μm制程節點，干式DUV是指在光刻過程中使用干式透鏡和深紫外線光源，該技術在20世紀90年代初得到了廣泛應用。

3）浸入式DUV***：可用于7nm-45nm制程節點，隨著芯片制造技術對先進制程的需求持續增加，干式DUV***已無法滿足其精度要求。浸入式DUV***通過把物鏡與晶圓之間的填充由空氣改變為水，進而獲得更高的數值孔徑（NA），使***具有更高的分辨率與成像能力。

4）Low-NAEUV***：用于3nm-7nm制程節點，EUV為極紫外光，該光源的波長較此前光源明顯減小，顯著提升***的分辨率。

5）High-NAEUV***：用于3nm以下制程節點，High-NA是指高數值孔徑（0.33→0.55），是下一代***技術，將在已有EUV基礎上進一步提高分辨率與成像能力，從而實現更先進制程的生產。當前該技術還在研發中。

▲***演進示意圖

并且不是有***就“大功告成”，可以開始“印芯片”了，***更像是中間執行的環節，而在執行前后，還需要很多同樣重要的工作，比如說計算光刻和量測。

計算光刻指的是利用各種物理，化學和數學模型去計算模擬真實光刻發生的過程和結果。通過修改各種參數，尋找最優的參數組合來修正掩膜板的圖形和光源形狀，來提升光刻的質量。這種模擬仿真的思路類似造飛機的時候需要經過很多次的風洞實驗，都通過之后才能進行真正的試飛，否則既危險又成本高昂。計算光刻已經成為現代光刻技術研發的核心和最重要的環節之一。

▲集成電路制造主要流程

量測就是進行芯片的缺陷檢測，判斷芯片是否合格。一個晶圓的制作可能包含近百次的曝光，由于每次曝光的間隔都需要對晶圓進行移動調整，為了保證移動的穩定和精準，避免出現小至幾納米的誤差導致芯片報廢，就需要不斷的對晶圓在納米尺度做量測，并且實現校正和結果的反饋，從而不斷的提升良率。

量測主要有兩種方法：基于衍射的光學量測和電子束量測。其中基于衍射的光學量測用來評估晶圓電路圖案的質量，而電子數量測則是用來定位和分析單個芯片的缺陷。在一個光刻系統中，這兩種量測的方法通常是同時使用。

審核編輯：黃飛