TOP1 射頻低噪聲放大器電路

　　射頻LNA設計要求：低噪聲放大器（LNA）作為射頻信號傳輸鏈路的第一級，它的噪聲系數特性決定了整個射頻電路前端的噪聲性能，因此作為高性能射頻接收電路的第一級LNA的設計必須滿足：（1）較高的線性度以抑制干擾和防止靈敏度下降;（2）足夠高的增益，使其可以抑制后續級模塊的噪聲; （3）與輸入輸出阻抗的匹配，通常為50Ω;（4）盡可能低的功耗，這是無線通信設備的發展趨勢所要求的。

　　Inductive-degenerate cascode結構是射頻LNA設計中使用比較多的結構之一，因為這種結構能夠增加LNA的增益，降低噪聲系數，同時增加輸入級和輸出級之間的隔離度，提高穩定性。Inductive-degenerate cascode結構在輸入級MOS管的柵極和源極分別引入兩個電感Lg和Ls，通過選擇適當的電感值，使得輸入回路在電路的工作頻率附近產生諧振，從而抵消掉輸入阻抗的虛部。由分析可知應用Inductive-degenerate cascode結構輸入阻抗得到一個50Ω的實部，但是這個實部并不是真正的電阻，因而不會產生噪聲，所以很適合作為射頻LNA的輸入極。

　　高穩定度的LNA

　　cascode結構在射頻LNA設計中得到廣泛應用，但是當工作頻率較高時由于不能忽略MOS管的寄生電容Cgd，因而使得整個電路的穩定特性變差。對于單個晶體管可通過在其輸入端串聯一個小的電阻或在輸出端并聯一個大的電阻來提高穩定度，但是由于新增加的電阻將使噪聲值變壞，因此這一技術不能用于低噪聲放大器。

　　文獻對cascode結構提出了改進，在圖1的基礎上通過在M2管的柵極接上一個小值的電感Lg2就可以實現在增益不變的情況下，提高電路的穩定性，同時在M2管的漏極上接一個小值的電阻以調節電壓增益如圖2（a）所示。（b）所示的是小信號等效電路，其中Z1代表省略部分的等效阻抗，可以看到由于M2 管的寄生電容Cgd2的值比較小，所以對于輸出端阻抗而言，Lg2幾乎可以忽略。因為放大器的增益等于輸出阻抗和輸入阻抗值之比，所以增加 Lg2后并沒有影響LNA的增益。

　　其中ZLoad=jwLout//（jwCout）-1//Rout，Zs是源端電感LS的阻抗。

　　放大器的穩定系數為［3］

　　其中Δ= S11S22-S12S21 （6）

　　穩定系數K能快速給出穩定性判別依據，當K》1，|Δ|《1時，LNA將會無條件穩定。那么由公式（5）和（6）可知，若反向增益S12減小，那么K值將會增大，LNA將會增加穩定性。從圖2（b）可以看到，由電感Lg2和MOS管的電容Cgd2組成一個低電阻通路使得從輸出端反饋回來的信號流向接地端，從而降低了反向增益S12，提高了LNA的穩定度。

　　偏置電流復用結構

　　現代無線通信設備要求具有更小尺寸，更輕重量，更長的待機時間。這就要求降低射頻前端的電源電壓，因此低電壓、低功耗技術成為迫切需要。由公式（3）可知當輸入端處于諧振時Ls=RsCgs/gml，其中Cgs是圖1中M1管柵極和源極之間的電容，gml是M1管的跨導。圖所示的cascode結構可以獲得較小的噪聲系數，但是往往需要比較大的漏極電流Id，增大了直流功耗。文獻 ［4］中提出了偏置電流復用技術，其基本思想是：為了節省直流功耗，可以將PMOS管和NMOS管串聯在直流偏置通路里，對其結構的說明如圖3所示。

　　圖3（a）所示的單個NMOS器件的寬長比和漏極電流Id都是（b）所示的單個NMOS的兩倍，但由于兩個NMOS并聯，因此（a）和 （b）具有相同的跨導值gm。（c）中的M2是PMOS管，且和（b）中的NMOS管具有相同的寬長比，由于PMOS器件的電子遷移率比NMOS稍低 ［2］，所以gmc=（gml+gm2）m，即其跨導值略低，而它的輸入電容和Cgs近似。由（7）式可知（c）電路結構的噪聲系數將略增一點，但是由于電流減小了一半，因此在電源電壓一定的情況下能夠有效降低電路的功耗，有利于低功耗LNA設計。

　　TOP2 汽車收音機射頻電路設計

　　汽車收音機應用環境的特殊性對電路性能具有更高的要求，而射頻電路的設計是實現高性能的關鍵。本文介紹了TDA7513的射頻電路設計方法，根據實際設計經驗提出了提高射頻電路EMC特性和噪聲特性的設計方法和措施，并指出了射頻電路性能測試的注意要點。射頻電路是收音機電路設計的重點和難點，如果射頻電路設計不好，收音機的噪限靈敏度和信噪比以及其它技術指標都會大大下降，甚至只能手動收到很少的幾個廣播電臺，自動搜索電臺功能失效。從收音機天線端的廣播信號場強來看，信號的動態范圍非常大，尤其是汽車收音機所處的環境變化快而大。

　　收音機射頻電路通常很難集成進IC 中，一般由分離元件組成前置低噪聲放大器（LNA）和諧振帶通濾波器。汽車收音機射頻電路的作用從時域上看是要將微弱的廣播信號放大，通過自動增益控制電路（AGC）為后級混頻器提供穩定的載波信號強度；從頻域上看，它要跟蹤所選擇的電臺信號，濾除掉干擾信號如鏡像頻率（》60dB抑制）和本振頻率，改善射頻信號質量。

　　射頻電路設計

　　圖1是我們設計的汽車收音機射頻電路方框圖，它由天線濾波器和射頻低噪聲放大器以及諧振帶通濾波器組成。該款汽車收音機的設計目標是噪限靈敏度為 0dBu（30dB S/N）、音頻信噪比64dB、自動搜索靈敏度小于10dBu，具有較強的抗鄰頻道干擾和其它干擾信號能力，實現MCU全自動調整功能。

　　圖2是汽車收音機TDA7513的FM收音機部分射頻前端電原理圖。C31、C32、D2（1SV172）、 C44組成調頻波段天線信號調節電路，1SV172是VHF~UHF頻段天線信號衰減器，它是電流控制型元件，隨著電流的增大其阻抗減小。它受控于后級 FM寬帶AGC和窄帶AGC合成產生的FMAGC電流，起控點為天線信號電平57dBu。L5、C36、V2（KV1410）、C43、R19、C45組成天線帶通濾波器，帶寬為12MHz左右。該天線濾波器可以人工用無感調批調節射頻線圈L5，也可以通過MCU調節變容二極管V2，從而實現自動調整功能。

　　Q2（3SK126）、C38、R15、R20、C46、R21、C47、C41、R17組成低噪聲射頻放大器，增益為30dB。本設計中選用N溝道場效應管3SK126作射頻放大器具有輸入阻抗高、增益高和噪聲低的優點，而且是電壓控制型器件，設計簡單。Q2受控于后級FM寬帶 AGC和窄帶AGC合成產生的FMAGC電壓，起控點為天線信號電平78dBu。T3、C34、V1（KV1410）、C28、C35組成RF諧振帶通濾波器，帶寬為8MHz左右，T3為FM RF變壓器。該帶通濾波器同樣可以人工用無感調批調節T3，也可以通過MCU自動調節變容二極管V1。接收機的接收極限是由接收機自身噪聲性能決定的，所以在收音機的射頻電路中要求盡量選用低噪聲元件。

　　高頻RFID射頻電子電路設計原理分析

　　高頻RFID頻率是13.56MHz的，以最常用的RC500為例，射頻輸出兩個腳TX1，TX2，接收一個腳RX，另外一個是RX的偏置電壓 VMID，讓RX信號偏置到1/2電源電壓位置，保證接收性能最好。TX1和TX2輸出13.56MHz的方波，分別通過 L200、C213和L201、C212來實現把方波諧振，升壓，同時把其它的諧波去掉，一般建議L200或者L201用定值電感，如1uH或者 2.2uH，這個質量比較重要，我一般采用創易銷售的sagami電容，1uH。調節C212和C213（默認可以先用150pF的，之后10pF附近調節），使C212、C213兩端電壓最大（不用太準），峰峰值能夠達到50V，一般建議在30V以上即可，這個視需求定，太高，電流會過大。

　　電路如下：

　　C214與天線實現在13.56MHz諧振，天線盡可能面積大一些，比如1平方分米，距離非常好，圈數就1，2圈，若面積比較小，則圈數稍微多一些，比如6平方厘米，那么圈數就要6圈，線圈的中心可以接地，這樣是為了提高抗靜電能力。調節C214讓C214兩點峰峰值最大，一般能達到30V以上，注意調試的時候，一定要把最終的環境考慮進取，而不是單獨的調試天線，環境包括卡，外殼，金屬件等，尤其是卡和金屬件，對天線的性能影響很大，可以理解為降低了天線的電感量。當調試好天線的諧振之后，前面的升壓諧振有一定的變化，再一次調試一下，通過這樣，一般都能調試出比較滿意的效果。注意電壓不要調的太高，一是耗電過大，二是因為Q值過高，導致頻帶過窄，接收反而受影響，這個時候適當降低一下電壓，三是電容發熱過高，一般建議電容用 0805封裝的為好。RFID的信號發射是調制在TX輸出的13.56MHz載波上，卡從載波上獲取能量當作電源，同時根據調制在載波上的信號進行命令的處理，當RC500接收的時候，RC500繼續輸出載波，卡端通過對天線不停的短路，斷路來影響載波的幅度，這個就是出名的載波調制技術，為了讓接收靈敏度提高，一般采用副載波負載調試技術，也就是說，卡端先對 13.56MHz/32=423.75K的信號進行調制，之后用423.75KHz再去調制RC500輻射的載波，這個423.75KHz有點類似中頻信號，對提高信號的靈敏度有好處。

　　TOP3 低功耗射頻無線數據采集電路

　　無線傳感器網絡是由部署在監測區域內大量的廉價微型傳感器節點組成的網絡。它是由大量的靜止或移動的傳感器以自組織和多跳的方式構成的無線網絡，以協作的方式感知、采集、處理和傳輸網絡覆蓋地理區域內被感知對象的信息，并最終把這些信息發送給網絡所有者。無線傳感器網絡主要實現了數據的采集、處理和傳輸三種功能。傳感器網絡節點一般受到工作環境的影響，功耗問題是要首先考慮的?？紤]到低功耗要求的設計，節點設備的主控MCU選擇 CC430F5137，利用它內置的射頻通信模塊進行射頻通信。由于其低功耗的特點可采用電池供電。軟件部分利用CC1101的無線喚醒功能，能史好地降低系統功耗。

　　無線傳感器網絡中可以掛接多個節點設備，而每個節點設備的地址必須唯一。本文設計的節點設備采用撥碼開關來設置每個節點設備的地址，確保每個節點都有一個唯一的地址。通過SPI接口或I2C總線接入傳感器器件，可以靈活地接入不同型號的傳感器器件，以達到測試不同物理量的要求。節點的系統結構如圖1所示。

　　節點電路總體設計

　　CC430F5137的供電電壓范圍為1.8～3.6 V，選程度用兩節7號電池來提供3 V的直流電壓。配合軟件的設置可以最大程度地降低功耗。系統的關鍵部分是射頻發送利用一個射頻的天線模塊，可以保證射頻通信的穩定性，此無線模塊由芯片的 RF_N和RF_P兩個引腳接入。另外根據射頻發送的需要，接入一個26 MHz晶振。CC430F5137的P1.5、P1.6、P1.7引腳可以用于串口通信和SPI通信，使用這三個引腳作為串口調試，另外P1.1、P1.2、P1.3引腳可以用于SPI和I2C總線通信，這三個接口用來預留連接傳感器的芯片。系統的主電路圖如圖2所示。

　　地址設定電路

　　為了使每個節點的地址唯一，采用8位的撥碼開關SW進行地址設定。如圖3所示，可以由撥碼開關來設定終端節點的地址，可以設定255個不同的地址，每一個終端節點作為從設備向中繼節點發送數據，然后由中繼節點發送到用于網絡管理的主控MCU，完成無線傳感器網絡數據的傳送。

　　本文利用TI公司的CC430F5137芯片，采用射頻通信技術設計的無線數據采集節點，這種設計可以大大地減小系統的體積。本系統可以采集各種各樣的信號，能將采集到的數據安全穩定地傳送到中間數據采集點。設計中載波監聽功能和信道空閑評估功能改進的射頻發送函數，可以有效地提高多個節點同時發送數據時的抗干擾性。

　　TOP4 跳頻電臺射頻前端電路

　　隨著DSP技術的發展，電子器件制作工藝的提升，A/D、D /A的取樣速率越來越高，無線電臺中的數字處理不斷往射頻前端推進，信道可重構的能力不斷得到提升，系統可以直接從中頻采樣，進行數字信號處理。本方案接收機射頻前端系統基于軟件無線電理 論來設計和實現，以達到建立一個通用化、標準化、模塊化的接收機射頻前端系統仿真平臺的目標。以實現接收機射頻前端系統低噪聲系數，小的互調失真，大的動 態范圍和鏡像抑制，良好的AGC，足夠的增益和正確的選擇性等設計要求。通過對接收機射頻前端的設計方案可行性分析和利用射頻電路仿真軟件ADS進行系統 建模設計與參數仿真，實現接收機射頻前端電路設計的系統性能。

　　射頻前端系統方案設計及可行性分析

　　本接收機射頻前端主要任務是對信號進行濾波、混頻、 放大的功能，并對系統可能受到的鏡像干擾頻率、互調干擾頻率進行抑制。系統功能模塊主要包括濾波器、混頻器、放大器及本振等。系統工作頻率范圍為 100～150MHz，其中每10MHz帶寬作為一個信道用于跳頻調制，采用超外差二次混頻的結構，整個射頻前端系統的設計增益為110dB，系統噪聲為 3dB。其原理框圖如圖1所示。由圖1可以看出，選頻濾波器后的放大器為低噪聲放大器（LNA），LNA的噪聲系數對整個系統的噪聲系數起決定性的作用。 設計時在增益、噪聲系數、動態范圍、VSWR、穩定性等指標之間進行平衡。第一級混頻通過PLL改變第一級本振頻率，以接收不同信道的射頻信號，經下變頻 把接收信號搬移到中頻為70MHz、頻率帶寬為10MHz的頻帶上。

　　圖1、接收機射頻前端原理框圖

　　在此過程中，混頻器是一個非線性器件，會引入大量交調分量，使得混頻后出現大量的組合干擾頻率點，對有用信號造成嚴重的干擾，直接影響著接收機性能。聲表波 中頻濾波器針對混頻可能出現的鏡像頻率干擾，進行對中頻信號高品質的頻率選擇性濾波，達到提高鏡像頻率抑制的設計目標。第二級混頻把中頻為 65～75MHz的頻帶信號搬移到10～20MHz，如圖2所示（虛線為一次混頻鏡像頻率，灰色為第二次混頻鏡像頻率）。由于其工作頻率相對較低，二次混 頻后的頻帶信號經過自動增益控制放大器級聯放大產生72dB左右的增益，其高增益也更容易實現、更穩定。

　　圖2、頻譜及鏡像分析圖

　　射頻前端系統建模與性能仿真及分析

　　運用ADS2008軟件對接收機射頻前端建模，設置各模塊 參數，選頻濾波器針對輸入射頻信號100～150MHz進行濾波。LNA噪聲系數3dB，增益24dB，鎖相環輸出本振信號分別為175、185、 195、205、215MHz。SAW中頻濾波器中心頻率為70MHz，頻率帶寬10MHz。一次混頻和二次混頻后中頻放大器分別產生28dB和72dB 增益，如圖3所示。

　　圖3、接收機射頻前端系統仿真框圖

　　射頻前端系統頻帶選擇性仿真

　　接收機射頻前端系統的頻帶選擇性的性能，主要由射頻 前端的選頻網絡所決定。采用傳統LC濾波器，通過調節第一級本振的輸入頻率，改變選頻網絡的中心頻率，設置本振為195MHz，實現對 120～130MHz射頻信號的下變頻處理。在ADS中搭建第一級混頻電路模塊的仿真原理圖。由圖4可以看出，接收機在123MHz處最大增益為 20.827dB，也就是LNA的增益減去濾波器的插入損耗。選頻濾波器能很好對240～290MHz鏡像干擾信號進行抑制。

　　圖4、選頻網絡S參數仿真

　　本文在軟件無線電系統理論基礎上，對寬帶接收機射頻前端系統采用超外差式二次混頻結構，建立了一個通用化、標準化、模塊化的接收機射頻前端系統仿真平臺。從性能仿真結果可以看出，該方案能夠很好地應用在軟件無線電射頻前端電路中，可以達到設計要求。

　　TOP5 WLAN射頻優化電路

　　無線局域網（WLAN）是基于IEEE 802.11標準、使用免費的ISM頻段射頻資源實現的局域網絡連接。IEEE 802.11的第一個版本的標準由IEEE在1997年制定，該標準定義了媒體訪問控制層和物理層。其中，物理層定義了工作頻率為2.4GHz的ISM頻 段，總數據傳輸速率為2Mb/s。

　　此外，為實現更高的數據吞吐量，2013年WiGig組織并入了WiFi聯盟。WiGig致力于推廣IEEE 802.11ad標準，該標準采用60GHz頻段，提供最高7Gb/s傳輸速率的短距離無線通信服務。由于60GHz信號無法穿透障礙物，當終端設備進入 WiGig信號無法覆蓋的區域時，將自動切換到更低頻段，但是傳輸速率將大幅下降。

　　表1總結了IEEE 802.11標準演進的歷程，從中可以看出WLAN標準的每一次升級和補充，其結果無非就是為了得到傳輸速率/吞吐量。為了實現這一目標，可以采用以下兩 種手段。1、采用更寬的信道帶寬。為實現這一目的，有時就需要提高工作頻段。因此，WLAN已經從最初的2.4GHz逐步向5GHz過渡，并且已經出現了 60GHz的標準，從而可以利用更寬的頻譜資源。2、采用空間復用技術。從IEEE 802.11n開始，MIMO技術被引入WLAN，并且最大空間串流也在IEEE 802.11ac中得到增加。

　　表1：WLAN物理層標準演進

　　2010年以來，全球智能手機的 出貨量穩步增長。如圖1的預計所示，到2017年，全球智能手機每年的出貨量將接近16億部。在智能手機中，由于工藝的差異，手機主芯片通常不會集成 WLAN的射頻電路。對于主芯片，WLAN的射頻電路屬于外圍芯片，如圖2所示。WLAN標準的不斷提升要求WLAN射頻電路除了要支持5GHz的 IEEE 802.11ac的需求，也要對IEEE 802.11a/b/g/n作向下兼容支持，此外，還要兼顧到與2.4GHz WLAN標準同頻的藍牙（BT）的共存。

　　圖1：全球智能手機出貨量統計

　　圖2：智能手機內部架構

　　為滿足對智能手機WLAN連接標準不斷提升的需求，恩智浦半導體即將推出兩款集成開關的低噪聲放大器芯片（LNA+SW）BGS8324（圖3）和BGS8358（圖4）。

　　圖3：BGS8324 2.4GHz （IEEE 802.11b/g/n）前端芯片架構

　　圖4：BGS8358 5GHz （IEEE 802.11a/n/ac） 前端芯片架構

　　BGS8324是工作在2.4GHz頻段的WLAN接收前端芯片，支持IEEE 802.11b/g以及IEEE 802.11n的2.4GHz頻段，同時兼顧藍牙的共存。該產品采用2mm×2mm的QFN封裝，無需外部匹配器件，具有體積小、功耗低、設計簡單等特 點。該芯片支持2.7V到6V的電壓，具有接收放大、直通、發射和藍牙四種模式，并內置對5.8GHz共存信號的防阻塞功能。BGS8358是工作在5GHz頻段的WLAN接收前端芯片，支持IEEE 802.11a/ac以及IEEE 802.11n的5GHz頻段。該芯片采用1.5mm×1.5mm的QFN封裝，同樣不需要外部匹配器件，具有體積小、功耗低、設計簡單等特點。該芯片支 持2.7V到6V的電壓，具有接收放大、直通和發射三種模式，并內置對2.4GHz共存信號的防阻塞功能。

　　本文回顧了WLAN的物理層標準IEEE 802.11的演進歷程，分析了該標準歷次修正通過工作帶寬的增加以及MIMO技術的運用使得數據吞吐量大幅提高的趨勢?？紤]到WLAN在智能手機中的廣 泛應用，為迎合最新的WLAN標準，恩智浦半導體推出了用于智能手機WLAN射頻方案的BGS8324和BGS8358兩款產品，以兼容IEEE 802.11a/b/g/n/ac各種標準，同時，還兼顧到2.4GHz頻段藍牙的共存。這兩款產品具有體積小、功耗低、設計簡單等優點，具有廣闊的市場 前景。

　　TOP6 射頻前端功率放大偏置電路

　　偏置電路：有掃描結果可以得到管子工作點的各項參數。為保證管子始終工作在線性放大區，選擇直流工作點為VDS=5V，IDS=0.8A，VGS=-0.4V。 由模擬電子技術的知識可得，偏置電路可有兩種形式：自偏壓電路和分壓式自偏壓電路。

　　自偏壓電路比較簡單，但是當靜態工作點確定之后，VGS與ID就確定了，因而R的選擇的范圍很小。分壓式自偏壓電路是在其基礎上加接分壓電阻后組成的。漏極電源VDD經過分壓電阻R5和R1分壓后，通過R4供給柵極電壓VG=R1*VDD/（R1+R5），同時漏極電流在源極電阻R3上也產生壓降 VS=ID*R3，可知靜態時加在FET上的柵源電壓？ 。

　　圖中C1、C2為隔直電容，C3去耦電容，L1、L2為去耦電感。因為在大信號仿真時為了提高電源效率，故選擇Vdd的值比較小。R3、R4的值比較小也是為了降低消耗在其上的直流功率，而提高電源的效率。

　　采用RFID技術的車輛管理系統電路詳解

　　RFID技術在市場上被廣泛應用。在國外，射頻標簽已被廣泛應用于工業自動化、商業自動化、交通運輸、物流等眾多領域。其特有的高準確率和快捷性大大降低了企業的物流成本，提高了企業的市場競爭力和服務效率。本文設計了完整的智能車庫控制系統，車庫模型總體采用“回”字設計方案，此方案在模型車庫中已經通過驗證和實際的信息采集，能夠滿足實際運用。硬件部分以STC公司生產的STC 11F32XE單片機作為控制核心，對系統硬件進行了總體設計，并對硬件系統中各個功能模塊的具體設計進行了以下詳細介紹。

　　智能小車的設計，完全按照了國家級機器人競賽標準，車輛采用直流電源供電，便于系統對電源的管理和盡可能的降低設備的功耗。穩壓芯片在電源和控制器以及其他設備之間的連接，既可以使系統電源提供我們所需要的電流電壓，又可以有效的保護電源。使用STC 89C58單片機作為模擬車的控制器，能夠對車輛運行中的變化做出及時反應，便于模擬人駕駛車輛正在進行前進，停止，后退等進、出車庫的操作。綜合考慮需求和成本，選用STC 11F32XE單片機微處理器作為控制核心。STC 11F32XE單片機在整個系統中，從讀卡模塊讀取信息，及時處理獲取到的信息并將處理結果傳回給卡片，完成信息交換。

　　程序下載模塊電路圖如圖1所示，首先在芯片尚未工作的時候，PC機通過串口（DB9）發送信號給STC 11F32XE芯片，讓芯片處于等待下載狀態。當給單片機上電的時候，電腦終端和MAX232芯片通過T1OUT0和R1IN0連接，轉換電平后，最終通過T1OUT0和R1IN0連接到目標芯片，通過整個電路回路，完成程序的下載。

　　MAX232芯片在此下載電路中，由1、2、3、4、5、6腳和4只電容產生+12v和-12v兩個電源，提供給RS-232 串口電平的需要。由TTL/CMOS數據從T1IN、T2IN輸入轉換成RS-232數據從T1OUT、T2OUT送到電腦DB9插頭；DB9插頭的 RS-232數據從R1IN、R2IN輸入轉換成TTL/CMOS數據后從R1OUT、R2OUT輸出，完成電平轉換。

　　射頻識別模塊

　　射頻識別部分電路如圖2所示，磁卡進入天線產生的磁場后，接收解讀器發出的射頻信號，憑借感應電流所獲得的能量通過TX1和 TX2發送出存儲在芯片中的產品信息，解讀器RC522讀取信息并解碼后，通過M-MFMOSI、M-MFMISO和M-MFRST送至STC 11F32進行 有關的數據處理。

　　MF RC522芯片利用其先進的調制和解調概念，在13.56MHz下的被動非接觸式通信方式和協議。使其內部發送器部分通過TX1和TX2驅動讀寫器天線與 ISO 14443A/MIFARE卡的通信。硬件接收器部分提供了一個堅固而有效的解調和解碼電路，用于處理ISO14443A兼容的應答信號。與STC 11F32XE通過M-MFMOSI、M-MFMISO和M-MFRST連接中的通信采用連線較少的UART（類似RS232）模式，數據傳輸速率高達 424kbit/s，有利于減少連線，縮小PCB板體積，降低成本。

　　TOP7 射頻低噪聲放大電路

　　液晶顯示模塊

　　顯示電路如圖3，采用12864液晶屏，使用該點陣的中文字庫，顯示我們在實際使用場景中的對客戶和對自己的同一操作的統一可視化操作。

　　整個智能車庫的設計，全面考慮了實用性和穩定性。對目前大量使用的傳統車庫和制作的車庫模型使用情況進行數據統計和分析，每個停車區在功能和結構上，都采取了獨立的設計方案，在實際運用的過程中，可以根據需要，在現有車庫模型的基礎上，對停車區按實際需求進行增減，以滿足停車需要。在程序設計過程中，根據磁卡不同的操作場景，設置成多個工作模式，盡可能的降低程序間的相互影響，達到系統的通用性和無誤操作。

　　從概念上來講，RFID 類似于條碼掃描，對于條碼技術而言，它是將已編碼的條形碼附著于目標物并使用專用的掃描讀寫器利用光信號將信息由條形磁傳送到掃描讀寫器；而RFID則使用專用的RFID讀寫器及專門的可附著于目標物的RFID單元，利用RF信號將信息由RFID單元傳送至RFID讀寫器。RFID單元中載有關于目標物的各類相關信息，如：該目標物的名稱，目標物運輸起始終止地點、中轉地點及目標物經過某一地的具體時間等，還可以載入諸如溫度等指標。RFID單元，如標簽、卡等可靈活附著于從車輛到載貨底盤的各類物品RFID技術所使用的電波頻率為50KHz-5.8GHz，如圖一所示，一個最基本的RFID系統一般包括以下幾個部份：

　　一個載有目標物相關信息的RFID單元（應答機或卡、標簽等）； 在讀寫器及RFID單元間傳輸RF信號的天線； 一個產生RF信號的RF收發器（RF transceiver）；一個接收從RFID單元上返回的RF信號并將解碼的數據傳輸到主機系統以供處理的讀寫器；天線、讀寫器、收發器及主機可局部或全部集成為一個整體，或集成為少數的部件。不同制造商有各自不同的集成方法。

　　典型的射頻電路

　　射頻電路最主要的應用領域就是無線通信，圖1為一個典型的無線通信系統的框圖，下面以這個系統為例分析射頻電路在整個無線通信系統中的作用。

　　這是一個無線通信收發機的系統模型，它包含了發射機電路、接收機電路以及通信天線。這個收發機可以應用于個人通信和無線局域網絡中。在這個系統中，數字處理部分主要是對數字信號進行處理，包括采樣、壓縮、編碼等；然后通過A/D轉換器轉換器變成模擬形式進入模擬信號電路單元。

　　射頻電路的組成和特點

　　下面，將針對圖方框圖中的低噪聲放大器（LNA）討論一般射頻電路的組成和特點。

　　上圖給出了這個放大器的電路板圖， 注意到輸入信號是通過一個經過匹配濾波網絡輸入放大模塊。放大模塊一般采用晶體管的共射極結構，其輸入阻抗必須與位于低噪聲放大器前面的濾波器的輸出阻抗 相匹配，從而保證最佳傳輸功率和最小反射系數，對于射頻電路設計來說，這種匹配是必須的。此外，低噪聲放大器的輸出阻抗必須與其后端的混頻器輸入阻抗相匹 配，同樣能保證放大器輸出的信號能完全、無反射的輸入到混頻器中去。這些匹配網絡是由微帶線組成，在有些時候也可能由獨立的無源器件組成，但是它們在高頻 情況下的電特性與在低頻的情況下完全不同。圖上還可以看出微帶線實際上是一定長度和寬度的敷銅帶，與微帶線連接的是片狀電阻、電容和電感。

　　射頻電路的功率和增益

　　增益、噪聲和非線性是描述射頻電路最常用的指標。在射頻和微波系統中，由于反射的普遍存在和理想的短路、開路難以獲得，低頻電路中常用的電壓和電流參數的測量變得十分困難，因此，功率的測量得到了廣泛的應用。并且，傳統的射頻和微波電路使用分立元件和傳輸線構成，電路的輸入、輸出通常需要匹配到一個系統阻抗（50？或75？）。由于上面兩個原因，電路的性能指標，如增益、噪聲、非線性等，都可以通過功率表示出來。

　　TOP8 測試環路濾波器及射頻電路

　　本文以ADF 4153型小數分頻頻率合成器為例，給出了容易實現的三階環路濾波器的設計方法，能夠滿足芯片實際測試的需要。

　　外接環路濾波器的設計

　　環路濾波器是電荷泵鎖相環電路的重要環節，它連接在電荷泵和壓控振蕩器之間。鎖相環的基本頻率特性是由環路濾波器決定的。實際上，正是由于環路濾波器的存在，鎖相環才可以選擇工作在任意的中心頻率和帶寬內。環路濾波器的類型多種多樣，大致分為有源濾波器和無源濾波器兩大類，無源濾波器與有源濾波器相比，其優點在于：結構簡單、低噪聲、高穩定度和易以實現。

　　最常見的無源濾波器是如圖1所示的三階濾波器。一般而言，環路濾波器的帶寬應為PFD頻率（通道間隔）的1/10.提高環路帶寬會縮短鎖定時間。但環路帶寬過大會大幅度地增加不穩定性，從而導致鎖相環無法鎖定的狀態。

　　圖1三階環路濾波器

　　環路濾波器設計參數的選擇

　　為了研究環路濾波器對鎖相環輸出頻率相位噪聲的影響，設計出符合芯片測試需要的外圍環路濾波器。我們在ADIsimPLL軟件中進行了如下仿真配置。器件型號：ADF 4153，fPFD=25MHz（理想信號源），INT=69，FRAC=101，MOD=125，VCO采用ZComm公司的V674ME34-LF，在該配置下，預期輸出的RFOUT=1.7452GHz.

　　a）設定環路濾波器帶寬為20kHz，相位裕度50°，其相位噪聲的仿真情況如圖2所示。

　　圖2環路帶寬20kHz時的相位噪聲仿真圖

　　從圖2中可以得知，當環路濾波帶寬為20kHz時，VCO所引起的相位噪聲占據了主導地位。芯片所引起的相位噪聲則被淹沒在總輸出噪聲之下。換句話說，當環路帶寬較窄（如20kH）的情況下，針對鎖相環輸出信號進行相位噪聲測試，其結果并不能真正地反映芯片輸出的相位噪聲。

　　設定環路濾波器帶寬為100kHz，相位裕度50°，其相位噪聲的仿真情況如圖3所示。

　　圖3環路帶寬為100kHz時的相位噪聲仿真圖

　　從圖3中可以得知，當環路濾波帶寬為100kHz時，VCO對于總相位噪聲的貢獻顯著地降低，芯片所引起的相位噪聲占據了主導地位，在10kHz以內，總相位噪聲輸出的曲線基本與芯片所引起的相位噪聲重合。由此可以得知，當環路帶寬較寬（如 100kHz）的情況下，針對鎖相環輸出信號進行相位噪聲測試，其結果基本能真正反映芯片輸出的相位噪聲。

　　本文研究的ADF 4154的主要測試頻點為1.7452GHz（fPFD=25MHz，RSET=5.1k），根據測試要求進行綜合的考慮，設定了環路帶寬75kHz，相位裕度50°的約束條件。在進行ADF 4153的外圍電路設計時，首先需要確認所使用的VCO型號及其標稱性能。然后再根據ADI公司提供的ADIsim-PLL軟件進行三階環路濾波器的設計。從軟件得出C1~C3、R2、R3的具體取值，再根據現有的標稱電容電阻值進行調整，反算出實際設計的環路帶寬及相位裕度。

　　由此，我們確定了環路濾波器中各個電容、電阻的取值，并設計了可用于ADF 4153芯片測試的電路原理圖，如圖4所示。VCO的輸出不僅需要連接外部頻譜儀進行測試，還需要通過電容反饋到ADF 4153的REFINA端，同時REFINA端還需要預留SMA頭用于射頻輸入頻率范圍及靈敏度測試。一個簡單的電阻網絡用于完成VCO輸出信號功率的再分配。

　　圖4環路濾波器及射頻電路設計

　　本文主要基于芯片測試目的，針對外圍電路中的環路濾波器設計來進行討論，文中給出了一種簡單、易行的工程化計算方法和流程，并對其進行了驗證測試，測試結果滿足芯片測試的需要。這種方法已經應用于多款小數分頻頻率合成器的測試電路的設計中。