TOP6 智能家居系統(tǒng)網(wǎng)關無線收發(fā)模塊電路

　　家庭網(wǎng)關是嵌入式智能家居系統(tǒng)的核心部件，所設計的無線收發(fā)模塊電路是家庭網(wǎng)關的一部分。單片RF收發(fā)芯片nRF0433組成的無線收發(fā)模塊電 路的原理和設計方法，所設計的無線收發(fā)模塊電路工作在433MHzISM頻段，數(shù)據(jù)速率9600bit/s，靈敏度高達-105dBm，最大發(fā)射功率達 10mW，電源電壓215～515V，工作電流31～47mA。

　　天線輸入/輸出，當nRF0433是接收模式時，ANT1（引腳16）和ANT2（引腳15）引腳端提供射頻輸入到低噪聲放大器LNA;當 nRF0433為發(fā)射模式時，從功率放大器提供射頻輸出到天線。天線連接到nRF0433是差動形式，在天線通道推薦的負載阻抗是400Ω。在印制板 （PCB）上差動回路天線如應用電路印制板圖所示。功率放大器輸出級由差動結(jié)構(gòu)的2個集電極開路的晶體管組成，電源VDD到功率放大器必須通過集電極負載 供電。當連接差動回路天線到ANT1/ANT2引腳端，電源VDD將通過回路天線的中心供電。 單端天線連接到nRF0433時，使用差動到單端匹配網(wǎng)絡。單端天線也可以使用8:1射頻變壓器連接到nRF0433，工作在433MHz。射頻變壓器的 原邊必須有一個中心抽頭，用于電源VDD供電。 連接在RF-PWR（引腳11）端和+5V之間的電阻R3設置輸出功率。射頻輸出功率可以設置到+10dBm。輸出功率、芯片消耗電流與電阻R3的關系 （負載阻抗400Ω）。 引腳FILT（引腳4）和FILT2（引腳3）外接PLL回路濾波器，PLL回路濾波器是外接的單端2階濾波器， 對于VCO電路外接22nH（433MHz）電感在VCO1（引腳5）和VCO2（引腳6）引腳端之間是必須的。電感使用高質(zhì)量的片式電感最大誤 差±3%。 晶體振蕩器需要通過引腳XC1（引腳1）和XC2（引腳20）外接晶振，晶振的特性要求是：并聯(lián)諧振頻率f=41000MHz，并聯(lián)等效電容 Co=5pF，晶振等效串聯(lián)電阻R=150Ω，全部負載電容，包括印制板電容CL=14pF，nRF0433可以使用微控制器的晶體振蕩器。

　　TOP7 ?物聯(lián)網(wǎng)智能網(wǎng)關設電源電路

　　該網(wǎng)關設備采用220V交流供電，電源模塊直接采用成型穩(wěn)定的品牌幵關電源。該開關電源輸出5V電壓，供應板上弱電部分的電源需求。弱電部分為三塊：核心板、擴展板和RS485接口板。這三部分的電源各自獨立設計，互相隔離，避免了互相干擾。

　　擴展板電源設計核心板上的電源主要有5V和3.3V兩種。5V電源的耗電單位對電源的要求較低，可以直接使用開關電源提供的5V電源。由于核心板是搭載在 擴展板上的，核心板沒有單獨的電源接口，因而核心板的電源也從擴展板上的5V電源接口引入。在擴展板上5V電源接口的入口處還引入了開關和保險絲，以方便 設備的幵關和過流保護。3.3V供電的部分采用LM1117-3V3對5V電源進行穩(wěn)壓，電路原理圖如圖。

　　TOP8? 智能網(wǎng)關系統(tǒng)日歷電路圖

　　基于ARM9的物聯(lián)網(wǎng)智能網(wǎng)關設計3.3系統(tǒng)日歷電路設計智能網(wǎng)關需要一個準確的實時時鐘，以保證系統(tǒng)走時準確，并能在掉電時正常計時。選用了 PCF8563日歷芯片，可以在初次啟動后，保證系統(tǒng)時間的準確性，為了保證斷電重啟時無需重新配置時間，為該日歷芯片配置了鈕扣電池。電路原理如圖 3.6所示

　　通過I2C總線與控制器通信。它僅需提供電源和32.758KHZ的晶體振蕩電路即可以正常工作。電池電路中，D1和D2導通二極管。在外接電源工作 時，D1導通，D2的作用是防止電池漏電。當外接電源停止時，D2導通，DI的作用是防|1：電池通過電源電路流失電能。C65、C66對RTC電源進行 濾波。

　　TOP9? 嵌入式智能網(wǎng)關硬件無線收發(fā)電路圖

　　一個基于IEEE802.15.4的CC2430無線收發(fā)模塊，主要用來完成網(wǎng)絡節(jié)點之間、節(jié)點與網(wǎng)關節(jié)點之間的無線通信。核心部分是一個CC2420射頻收發(fā)器，它完全支持ZigBee組網(wǎng)協(xié)議，具備傳輸速率高、傳輸距離遠和低功耗等優(yōu)點。

　　主要特征如下：

　　工作頻帶范圍是2.4～2.4835GHz; 采用IEEE802.15.4規(guī)范要求的DSSS（直接序列擴頻方式）;

　　數(shù)據(jù)速率達250kbps，碎片速率達2Mchip/s，接收靈敏度高（-94dBm），鄰道抗干擾能力強（39dB），超低電流消耗;

　　低電壓供電（2.1～3.6V），內(nèi)部集成VCO、LNA、PA及電源穩(wěn)壓器。 CC2420通過簡單的四線（SI、SO、SCLK、CS）與SPI接口相連。可以通過調(diào)制解調(diào)控制寄存器的控制位配置成不同的發(fā)射和接收模式，通常工作在緩沖模式。

　　如圖5所示，它的外圍電路器件簡單，主要包括晶振電路、天線及阻抗匹配電路、接口電路和引腳的去耦濾波電路等。射頻輸入/輸出匹配電路主要用來匹配芯片的輸入/輸出阻抗，使其輸入/輸出阻抗為50，同時為芯片內(nèi)部的PA和LAN提供支流偏置。