Σ-Δ型ADC是當今信號采集和處理系統設計人員的工具箱中必不可少的基本器件。本文的目的是讓讀者對Σ-Δ型號ADC拓撲結構背后的根本原理有一個基本了解。本文探討了與ADC子系統設計相關的噪聲、帶寬、建立時間和所有其他關鍵參數之間的權衡分析示例，以便為精密數據采集電路設計人員提供背景信息。

它通常包括兩個模塊：Σ-Δ調制器和數字信號處理模塊，后者通常是數字濾波器。Σ-Δ型ADC的簡要框圖和主要概念如圖1所示。

圖1.Σ-Δ型ADC的關鍵概念。

Σ-Δ調制器是一種過采樣架構，因此，我們從奈奎斯特采樣理論和方案以及過采樣ADC操作開始討論。

圖2比較了ADC的奈奎斯特操作、過采樣方案和Σ-Δ調制（也是過采樣）方案。

圖2a顯示了ADC以標準奈奎斯特方式運行時的量化噪聲。這種情況下，量化噪聲由ADC的LSB大小決定。FS為ADC的采樣速率，FS/2為奈奎斯特頻率。圖2b顯示的是同一轉換器，不過現在它以過采樣方式運行，采樣速率更快。采樣速率提高K倍，量化噪聲擴展到K × FS/2的帶寬上。低通數字濾波器（通常帶抽取功能）可消除藍色區域之外的量化噪聲。

圖2a.奈奎斯特方案。采樣速率為FS ，奈奎斯特帶寬為FS /2。

圖2b.過采樣方案。采樣速率為K × FS。

圖2c.Σ-Δ型ADC方案。過采樣和噪聲整形，采樣速率為FMOD = K × FODR。

Σ-Δ調制器多了一個特性，那就是噪聲整形，如圖2c所示。模數轉換的量化噪聲被調制整形，從低頻移動到較高頻率（通常如此），低通數字濾波器可將其從轉換結果中消除。Σ-Δ型ADC的噪底由熱噪聲決定，而不受量化噪聲的限制。

采樣、調制、濾波

Σ-Δ型ADC使用內部或外部采樣時鐘。ADC的主時鐘(MCLK)常常要先分頻，再交由調制器使用；閱讀ADC數據手冊時應注意這點，并了解調制器頻率。傳送到調制器的時鐘設置采樣頻率FMOD。調制器以該速率將數據輸出到數字濾波器，進而數字濾波器（通常為低通，帶抽取功能）以輸出數據速率(ODR)提供數據。圖3顯示了這一過程。