由于專用集成電路的可用性，電流監測變得更加簡單。電流監測集成電路很容易獲得，并且在大多數情況下都表現出色，各種儀表放大器也是如此，因此使用分立器件構建電流監測器似乎是多余的，但是在某些情況下，使用分立元件的電路可能是最好的方法，尤其是如果可以使用現成的低壓部件。

　　本設計理念中的電路源于需要監控伺服系統 +180/-180V 電源的兩個電源軌中的電流。圖 1顯示了用于監控負軌的電路的相關部分。監控正軌的電路將 npn 替換為 pnp 設備。使用廉價的雙晶體管和 1% 的電阻器來設置 Iref 以及 Re1 和 Re2 可獲得最佳結果。Rsenses 應為 0.1%，并具有足夠的功耗額定值。

　　圖 1用于監控負軌的電路

　　該電路和所有使用該拓撲的電路的靈感來自電流鏡拓撲和概念，即 Rsense 中的變化電流以及 Rsense 兩端的電壓會改變 Re2 中的電流，因此 Rc1 兩端的電壓呈線性變化時尚。

　　圖 1 的電路歸功于 Re1 和 Re2。使 Ireffairly 小而 Re2 和 Re1 非常大且值相等，相對于 Rsense 兩端的電壓，發射器處的電壓會增加。當負載在空載和滿載之間變化時，這又會減小輸出設備的 Vce 變化。

　　因此，可以通過明智地選擇 Iref、Re1、Re2、Rc2 和 Rc1 來防止 Q2 被驅動到飽和狀態，并且不超過晶體管的最大工作電壓。請記住，hoe=I（集電極）/V A（早期電壓）意味著減少 Ical 的變化會減少 β 的變化，從而提高線性度。Rc 是 Rc1 和 Rc2 之和，因此 Rc1/Rc 比率決定了空載時 Vout-處的偏移。滿載時 Rsense 兩端產生的電壓決定了 Re2 和 Rc1 中電流的變化，因此決定了 Vout? 處的滿量程輸出。一旦確定了 Iref 的值，計算 Rc 和 Rd 兩端的所需空載電壓就很簡單了。通過使用發射極電阻器，可以顯著降低 Vce 變化對 Q2 β 的影響，并且對仿真數據的檢查表明，β 的變化對負載電流和輸出電壓之間的相關性影響相對較小。鑒于所獲得的結果，可能不需要使用類似于威爾遜電流鏡的配置。

　　圖 2 和圖 3顯示了用于生成 Iref 的恒流源的替代解決方案。如果 Vss 穩定且無紋波，則可以省略恒流發生器，并且可以選擇 Rd 的值來提供 Iref。

　　圖 2恒流源產生 Iref 的另一種解決方案。

　　圖 3設置了 FET 偏置，以便在啟動時 Iref 不會導致 Vce 或 Vds 超過最大值。

　　圖 4將Vout? 反相，消除偏移，將輸出縮放到所需范圍，并且可以過濾輸出以處理電源紋波或負載尖峰。如果使用帶有 ADC 的微控制器，該電路可以簡化為僅反轉 Vout-。

　　圖 4反相 Vout? 消除了偏移，將輸出縮放到所需范圍，并且可以過濾輸出以處理電源紋波或負載尖峰。

LTspice 用于生成以下曲線，以顯示電路的線性度、濾波效果以及電路運行期間的 Vce 和 Vds。負載電流從 0 安增加到 1 安，輸出電壓疊加在負載電流上。結果與實際電路性能相似。由于負載電流的短時間尖峰，濾波可防止跳閘。隔離可能不是必需的，但在設計高壓電路時應始終考慮。

　　圖 7有源器件上的電壓

　　有關電流鏡和 Widlar 和 Wilson 電流源的一些背景信息，請參見：

　　電子電路設計， Ch 7.3， Savant， Roden， Carpenter

　　微電子電路和器件，第 8.3 章，霍倫斯坦

　　電子原理，第 1 部分 Ch 5.3 和第 2 部分 Ch 11.5，Ian B Thomas

　　Seagan Yi-O‘Kelly擁有工廠自動化和模擬設計方面的背景。