差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)，什么另它這么倍受青睞呢？在PCB設(shè)計(jì)中又如何能保證其良好的性能呢？帶著這兩個(gè)問題，我們進(jìn)行下一部分的討論。 何為差分信號(hào)？通俗地說，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)走線就稱為差分走線。

　　差分線怎么布才是嚴(yán)格的等長(zhǎng)？我怎么樣測(cè)試兩相的長(zhǎng)度是等長(zhǎng)度呢？還是我大致讓他們平行走線，只是盡量可能的等長(zhǎng)，而不是很的等長(zhǎng)？既然延遲差允許1/4的時(shí)鐘誤差是不是其長(zhǎng)度也可以滿足兩相的長(zhǎng)度差存在1/4的誤差或者是更少的誤差（1/4的誤差太大了，平行著走線，怎么走也差不了那么多哦呵呵：））

　　差分信號(hào)和普通的單端信號(hào)走線相比，明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：

　　a、抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。

　　b、能有效抑制 EMI，同樣的道理，由于兩根信號(hào)的極性相反，他們對(duì)外輻射的電磁場(chǎng)可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

　　c、時(shí)序定位，由于差分信號(hào)的開關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號(hào)技術(shù)。

　　對(duì)于PCB工程師來(lái)說，關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許只要是接觸過Layout的人都會(huì)了解差分走線的一般要求，那就是“等長(zhǎng)、等距”。等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時(shí)候也是差分走線的要求之一。但所有這些規(guī)則都不是用來(lái)生搬硬套的，不少工程師似乎還不了解高速差分信號(hào)傳輸?shù)谋举|(zhì)。

　　下面重點(diǎn)討論一下PCB差分信號(hào)設(shè)計(jì)中幾個(gè)常見的誤區(qū)。

　　誤區(qū)一：認(rèn)為差分信號(hào)不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對(duì)方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對(duì)高速信號(hào)傳輸?shù)臋C(jī)理認(rèn)識(shí)還不夠深入。

　　誤區(qū)二：認(rèn)為保持等間距比匹配線長(zhǎng)更重要。在實(shí)際的PCB布線中，往往不能同時(shí)滿足差分設(shè)計(jì)的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當(dāng)?shù)睦@線才能達(dá)到線長(zhǎng)匹配的目的，但帶來(lái)的結(jié)果必然是差分對(duì)的部分區(qū)域無(wú)法平行，這時(shí)候我們?cè)撊绾稳∩崮兀?/p>

　　2、蛇形線

　　蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識(shí)：蛇形線會(huì)破壞信號(hào)質(zhì)量，改變傳輸延時(shí)，布線時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中，為了保證信號(hào)有足夠的保持時(shí)間，或者減小同組信號(hào)之間的時(shí)間偏移，往往不得不故意進(jìn)行繞線。

　　很明顯，信號(hào)在蛇形走線上傳輸時(shí)，相互平行的線段之間會(huì)發(fā)生耦合，耦合程度也越大。可能會(huì)導(dǎo)致傳輸延時(shí)減小，以及由于串?dāng)_而大大降低信號(hào)的質(zhì)量。

　　下面是給Layout工程師處理蛇形線時(shí)的幾點(diǎn)建議：

　　1、盡量增加平行線段的距離（S），至少大于3H，H指信號(hào)走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應(yīng)。

　　2、減小耦合長(zhǎng)度Lp，當(dāng)兩倍的Lp延時(shí)接近或超過信號(hào)上升時(shí)間時(shí)，產(chǎn)生的串?dāng)_將達(dá)到飽和。

　　3、帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號(hào)傳輸延時(shí)小于微帶走線（Micro-strip）。理論上，帶狀線不會(huì)因?yàn)椴钅４當(dāng)_影響傳輸速率。

　　4、高速以及對(duì)時(shí)序要求較為嚴(yán)格的信號(hào)線，盡量不要走蛇形線，尤其不能在小范圍內(nèi)蜿蜒走線。

　　5、可以經(jīng)常采用任意角度的蛇形走線，如圖1-8-20中的C結(jié)構(gòu)，能有效的減少相互間的耦合。

　　6、高速PCB 設(shè)計(jì)中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。

　　7、有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。

　　其他PCB走線規(guī)則經(jīng)驗(yàn)：

　　PCB設(shè)計(jì)不是你聽了幾個(gè)規(guī)則和概念就明白的，做PCB設(shè)計(jì)的人一定要精通數(shù)字和模擬電路，必須了解信號(hào)完整性問題，那可是需要認(rèn)真看書，仔細(xì)思考，動(dòng)手實(shí)踐才能體會(huì)到的。