在PCB出現之前，電路是通過點到點的接線組成的。這種方法的可靠性很低，因為隨著電路的老化，線路的破裂會導致線路節點的斷路或者短路。繞線技術是電路技術的一個重大進步，這種方法通過將小口徑線材繞在連接點的柱子上，提升了線路的耐久性以及可更換性。

當電子行業從真空管、繼電器發展到硅半導體以及集成電路的時候，電子元器件的尺寸和價格也在下降。電子產品越來越頻繁的出現在了消費領域，促使廠商去尋找更小以及性價比更高的方案。于是，PCB誕生了。

電子產品都要使用PCB，PCB的市場走向幾乎是電子行業的風向標。但隨著手機、筆記本電腦和PDA等高端、小型化電子產品的發展，對柔性PCB（FPC）的需求越來越大，PCB廠商正加快開發厚度更薄、更輕和密度更高的FPC。?

一、單層FPC

具有一層化學蝕刻出的導電圖形，在柔性絕緣基材面上的導電圖形層為壓延銅箔。絕緣基材可以是聚酰亞胺，聚對苯二甲酸乙二醇酯，芳酰胺纖維酯和聚氯乙烯。單層FPC又可以分成以下四個小類：?

1.無覆蓋層單面連接

導線圖形在絕緣基材上，導線表面無覆蓋層，其互連是用錫焊、熔焊或壓焊來實現，常用在早期的電話機中。?

2.有覆蓋層單面連接

和前類相比，只是在導線表面多了一層覆蓋層。覆蓋時需把焊盤露出來，簡單的可在端部區域不覆蓋。是單面軟性PCB中應用最多、最廣泛的一種，使用在汽車儀表、電子儀器中。

3.無覆蓋層雙面連接

連接盤接口在導線的正面和背面均可連接，在焊盤處的絕緣基材上開一個通路孔，這個通路孔可在絕緣基材的所需位置上先沖制、蝕刻或其它機械方法制成。?

4.有覆蓋層雙面連接

前類不同處，表面有一層覆蓋層，覆蓋層有通路孔，允許其兩面都能端接，且仍保持覆蓋層，由兩層絕緣材料和一層金屬導體制成。

二、雙面FPC

雙面FPC在絕緣基膜的兩面各有一層蝕刻制成的導電圖形，增加了單位面積的布線密度。金屬化孔將絕緣材料兩面的圖形連接形成導電通路，以滿足撓曲性的設計和使用功能。而覆蓋膜可以保護單、雙面導線并指示元件安放的位置。按照需求，金屬化孔和覆蓋層可有可無，這一類FPC應用較少。?AIOT大數據

三、多層FPC

多層FPC是將3層或更多層的單面或雙面柔性電路層壓在一起，通過鉆孑L、電鍍形成金屬化孔，在不同層間形成導電通路。這樣，不需采用復雜的焊接工藝。多層電路在更高可靠性，更好的熱傳導性和更方便的裝配性能方面具有巨大的功能差異。

其優點是基材薄膜重量輕并有優良的電氣特性，如低的介電常數。用聚酰亞胺薄膜為基材制成的多層軟性PCB板，比剛性環氧玻璃布多層PCB板的重量約輕1/3，但它失去了單面、雙面軟性PCB優良的可撓性，大多數此類產品是不要求可撓性的。多層FPC可進一步分成如下類型：?

1.可撓性絕緣基材成品

這一類是在可撓性絕緣基材上制造成的，其成品規定為可以撓曲。這種結構通常是把許多單面或雙面微帶可撓性PCB的兩面端粘結在一起，但其中心部分并末粘結在一起，從而具有高度可撓性。為了具有高度的可撓性，導線層上可用一層薄的、適合的涂層，如聚酰亞胺，代替一層較厚的層壓覆蓋層。

2.軟性絕緣基材成品

這一類是在軟性絕緣基材上制造成的，其成品末規定可以撓曲。這類多層FPC是用軟性絕緣材料，如聚酰亞胺薄膜，層壓制成多層板，在層壓后失去了固有的可撓性。

FPC/PCB基本常識

1.線路板簡介

1.撓性印制電路板

撓性印制電路板（FlexPrintCircuit，簡稱“FPC”），是使用撓性的基材制作的單層、雙層或多層線路的印制電路板。它具有輕、薄、短、小、高密度、高穩定性、結構靈活的特點，除可靜態彎曲外，還能作動態彎曲、卷曲和折疊等。　

2.剛性印制電路板

剛性印制電路板(PrintedCircuieBoard，簡稱“PCB”)，是由不易變形

的剛性基板材料制成的印制電路板，在使用時處于平展狀態。它具有強度高

不易翹曲，貼片元件安裝牢固等優點。　　

3.軟硬結合板

軟硬結合板（RigidFlex），是由剛撓和撓性基板有選擇的層壓在一起組成，結構緊密，以金屬化孔形成電氣連接的特殊撓性印制電路板。它具有高密度、細線、小孔徑、體積小、重量輕、可靠性高的特點，在震動、沖擊、潮濕環境下其性能仍很穩定。可柔曲，立體安裝，有效利用安裝空間，被廣泛應用于手機、數碼相機、數字攝像機等便攜式數碼產品中。剛－柔結合板會更多地用于減少封裝的領域，尤其是消費領域。

AIOT大數據　　

2.線路板材料介紹

1、 導電介質:銅(CU)

﹣銅箔:壓延銅(RA)、電解銅(ED)、高延展性電解銅(HTE)

﹣厚度:1/4OZ、1/3OZ、1/2OZ、1OZ、2OZ,此為較常見的厚度

﹣OZ（盎司）：銅箔厚度單位；1OZ = 1.4 mil

2、絕緣層:聚酰亞胺(Polyimide)、聚脂（Polyester）、聚乙稀萘（PEN）

﹣較常用的為聚酰亞胺(簡稱“PI”)

﹣PI厚度:1/2mil、1mil、2mil,此為較常見的厚度

﹣1 mil = 0.0254mm = 25.4um = 1/1000 inch

3、 接著劑(Adhesive)：環氧樹脂系、壓克力系。

﹣較為常用的是環氧樹脂系,厚度跟據不同生產廠家的不同而不定

4、覆銅板(Cucladlaminates,簡稱“CCL”):

﹣單面覆銅板：3LCCL（有膠）、2LCCL（無膠），以下為圖解。

﹣雙面覆銅板：3LCCL（有膠）、2LCCL（無膠），以下為圖解。　

5、覆蓋膜(Coverlay ,簡稱“CVL”) ：由絕緣層和接著劑構成，覆蓋于導線上，起到保護和絕緣的作用。具體的疊層結構如下

2、導電銀箔：電磁波防護膜

﹣類型：SF-PC6000（黑色,16um）

﹣優越性：超薄、滑動性能與撓曲性能佳、適應高溫回流焊、良好的尺寸穩定性。

常用的為SF-PC6000,疊層結構如下:　

3、Rigid-Flex疊構展示　

4、線路板制作流程　

1）開料：裁剪 Cutting／Shearing　　

2）機械鉆孔CNCDrilling　　

3）鍍通孔PlatingThroughHole　　

4）DES制程（五部曲）

（1）.貼膜（貼干膜）

?

（2）.曝光

作業環境：黃光

作業目的：通過UV光照射和菲擋，菲林透明的地方和干膜發生光學聚合反應，菲林是棕色的地方，UV光無法穿透，菲林不能和其對應的干膜發生光學聚合反應。

（3）.顯影

作業溶液： Na2CO3（K2CO3)弱堿性溶液

作業目的：用弱堿性溶液作用，將未發生聚合反應之干膜部分清洗掉

（4）.蝕刻

作業溶液：酸氧水：HCl+H2O2

作業目的：利用藥液將顯影后露出的銅蝕刻掉，形成圖形轉移。

(5).剝膜

作業溶液：NaOH強堿性溶液

5）AOI

主要設備:AOI、VRS系統

已形成線路的銅箔要經過AOI系統掃描檢測線路缺失。標準線路圖像信息以數據形 式存儲于AOI主機中，通過CCD光學取像頭將銅箔上線路信息掃描進入主機與存儲之標準數據比較，有異常時異常點位置會被編號記錄傳輸到VRS主機上.。VRS上會對銅箔進行300倍放大，依照事先記錄的缺點位置依次顯示,通過操作人員判斷其是否為真缺點，對于真缺點會在缺點位置用水性筆作記號。以方便后續作業人員對缺點分類統計以及修補。作業人員利用150倍放大鏡判斷

缺點類型，分類統計形成品質報告，并反饋到前制程以方便改善措施之及時執行。由于單面板缺點較少，成本較低，難于使用AOI判讀，所以使用人工肉眼直接檢查。

6）假貼

保護膜作用：1）絕緣、抗焊錫作用；

2）保護線路；

3）增加軟板的可撓性等作用。

7）熱壓合

作業條件：高溫高壓

8）表面處理

熱壓完后，需對銅箔裸露的位置進行表面處理。

方式依據客戶要求而定

9）絲印

主要設備:網印機.烤箱.UV干燥機.網版制版設備通過網印原理將油墨轉到產品上.主要印刷產品批號,生產周期,文字,黑色遮蔽,簡單線路等內容.通過定位PIN將產品與網版定位,通過刮刀壓力將油墨擠壓到產品上.網版為文字和圖案部分部分開通,無文字或圖案部分被感光乳劑封死油墨無法漏下.印刷完畢后,進入烤箱烘干,文字或圖案印刷層就緊密結合在產品表面.一些特殊產品要求有部分特殊線路,如單面板上增加少許線路實現雙面板功能,或是雙面板增加一層遮蔽層都必須通過印刷實現. 如油墨為UV干燥型油墨,則必須使用UV干燥機干燥.常見問題:漏印、污染、缺口、突起、脫落等.AIOT大數據

10）測試（O/S檢測）

測試治具＋測試軟件對線路板進行功能全檢

11）沖制

相應的外形膜具：刀膜、激光切割、蝕刻膜、簡易鋼模、鋼模

12）加工組合

加工組合即根據客戶要求組裝配料，如要求供應商組合的有:

A.不銹鋼補強

B.鈹銅片/磷銅片/鍍鎳鋼片補強

C.FR4補強

D.PI補強

13）檢驗

檢驗項目：外觀、尺寸、可靠性

檢測工具：二次元、千分尺、卡尺、放大鏡﹑錫爐﹑拉力

14）包裝

作業方式：１．塑膠袋+紙板

２．低粘著包材

３．制式真空盒

４．專用真空盒（抗靜電等級）　

雙面PCB板制作流程圖

軟硬結合板制作流程圖

5、線路板案例分享

一、設計方案

1.方案說明：

? 新型COF方案，是補強與芯片貼附區域在一體式鋼片上，見FPC示意圖。

? 主要的用途：

? 1.讓sensor盡量減少與不平整的線路板的表面貼合，直接將sensor與平整的鋼片表面貼合，使sensor與光學鏡頭的光軸垂直，減少像糊不良。

? 2.在≤0.3mm的方案上，新型COF平整度優于軟硬結合板，在保證平整度的前提下，達到降低模組高度的目的。

? 3.sensor與鋼片直接接觸，增強導熱效果。　

2.設計方案

1）.P8V12G-621-00線路板（結構圖如下：）

線路板設計厚度0.3mm，鋼片凸臺高度0.02mm。　　

2）.P8V12G-621-00線路板（布線圖如下：）　

3）.P8V12G-621-00線路板（疊構圖如下：）　

4）.線路板方案設計局限性評估：

1、圖中紫色小框為鋼片支撐區域；

2、支撐區域以SENSOR對角線分布；

3、支撐區域最小開窗面積0.5*0.5，面積越大對平整度越佳；

4、模組頭部尺寸≥8.5*8.5；

5、SENSOR管腳數量≤80；

6、MIPI2Lane輸出相比4Lane輸出，更有利走線；

7、MIPI位于連接器近端時更有利走線（如右圖MIPI走線位下方焊盤）；　

3.優劣勢對比分析　

4.平整度數據對比：

P8V12G不同類型下平整度對比：　

P8V12G不同類型下，過爐前后平整度變形量對比：　

——維文信《印制電路世界》

PCB制作工藝

PCB的制作非常復雜，以四層印制板為例，其制作過程主要包括了PCB布局、芯板的制作、內層PCB布局轉移、芯板打孔與檢查、層壓、鉆孔、孔壁的銅化學沉淀、外層PCB布局轉移、外層PCB蝕刻等步驟。

1、PCB布局

PCB制作第一步是整理并檢查PCB布局(Layout)。PCB制作工廠收到PCB設計公司的CAD文件，由于每個CAD軟件都有自己獨特的文件格式，所以PCB工廠會轉化為一個統一的格式——Extended Gerber RS-274X 或者 Gerber X2。然后工廠的工程師會檢查PCB布局是否符合制作工藝，有沒有什么缺陷等問題。AIOT大數據

2、芯板的制作

清洗覆銅板，如果有灰塵的話可能導致最后的電路短路或者斷路。

下圖是一張8層PCB的圖例，實際上是由3張覆銅板(芯板)加2張銅膜，然后用半固化片粘連起來的。制作順序是從最中間的芯板(4、5層線路)開始，不斷地疊加在一起，然后固定。4層PCB的制作也是類似的，只不過只用了1張芯板加2張銅膜。

3、內層PCB布局轉移先要制作最中間芯板(Core)的兩層線路。覆銅板清洗干凈后會在表面蓋上一層感光膜。這種膜遇到光會固化，在覆銅板的銅箔上形成一層保護膜。

將兩層PCB布局膠片和雙層覆銅板，最后插入上層的PCB布局膠片，保證上下兩層PCB布局膠片層疊位置精準。

感光機用UV燈對銅箔上的感光膜進行照射，透光的膠片下，感光膜被固化，不透光的膠片下還是沒有固化的感光膜。固化感光膜底下覆蓋的銅箔就是需要的PCB布局線路，相當于手工PCB的激光打印機墨的作用。

然后用堿液將沒有固化的感光膜清洗掉，需要的銅箔線路將會被固化的感光膜所覆蓋。

然后再用強堿，比如NaOH將不需要的銅箔蝕刻掉。

將固化的感光膜撕掉，露出需要的PCB布局線路銅箔。

4、芯板打孔與檢查

芯板已經制作成功。然后在芯板上打對位孔，方便接下來和其它原料對齊。芯板一旦和其它層的PCB壓制在一起就無法進行修改了，所以檢查非常重要。會由機器自動和PCB布局圖紙進行比對，查看錯誤。

5、層壓

這里需要一個新的原料叫做半固化片，是芯板與芯板(PCB層數>4)，以及芯板與外層銅箔之間的粘合劑，同時也起到絕緣的作用。

下層的銅箔和兩層半固化片已經提前通過對位孔和下層的鐵板固定好位置，然后將制作好的芯板也放入對位孔中，最后依次將兩層半固化片、一層銅箔和一層承壓的鋁板覆蓋到芯板上。

將被鐵板夾住的PCB板子們放置到支架上，然后送入真空熱壓機中進行層壓。真空熱壓機里的高溫可以融化半固化片里的環氧樹脂，在壓力下將芯板們和銅箔們固定在一起。

層壓完成后，卸掉壓制PCB的上層鐵板。然后將承壓的鋁板拿走，鋁板還起到了隔離不同PCB以及保證PCB外層銅箔光滑的責任。這時拿出來的PCB的兩面都會被一層光滑的銅箔所覆蓋。

6、鉆孔

要將PCB里4層毫不接觸的銅箔連接在一起，首先要鉆出上下貫通的穿孔來打通PCB，然后把孔壁金屬化來導電。

用X射線鉆孔機機器對內層的芯板進行定位，機器會自動找到并且定位芯板上的孔位，然后給PCB打上定位孔，確保接下來鉆孔時是從孔位的正中央穿過。

將一層鋁板放在打孔機機床上，然后將PCB放在上面。為了提高效率，根據PCB的層數會將1~3個相同的PCB板疊在一起進行穿孔。最后在最上面的PCB上蓋上一層鋁板，上下兩層的鋁板是為了當鉆頭鉆進和鉆出的時候，不會撕裂PCB上的銅箔。

在之前的層壓工序中，融化的環氧樹脂被擠壓到了PCB外面，所以需要進行切除。靠模銑床根據PCB正確的XY坐標對其外圍進行切割。

7、孔壁的銅化學沉淀

由于幾乎所有PCB設計都是用穿孔來進行連接的不同層的線路，一個好的連接需要25微米的銅膜在孔壁上。這種厚度的銅膜需要通過電鍍來實現，但是孔壁是由不導電的環氧樹脂和玻璃纖維板組成。

所以第一步就是先在孔壁上堆積一層導電物質，通過化學沉積的方式在整個PCB表面，也包括孔壁上形成1微米的銅膜。整個過程比如化學處理和清洗等都是由機器控制的。

固定PCB

清洗PCB

運送PCB

8、外層PCB布局轉移

接下來會將外層的PCB布局轉移到銅箔上，過程和之前的內層芯板PCB布局轉移原理差不多，都是利用影印的膠片和感光膜將PCB布局轉移到銅箔上，唯一的不同是將會采用正片做板。

內層PCB布局轉移采用的是減成法，采用的是負片做板。PCB上被固化感光膜覆蓋的為線路，清洗掉沒固化的感光膜，露出的銅箔被蝕刻后，PCB布局線路被固化的感光膜保護而留下。

外層PCB布局轉移采用的是正常法，采用正片做板。PCB上被固化的感光膜覆蓋的為非線路區。清洗掉沒固化的感光膜后進行電鍍。有膜處無法電鍍，而沒有膜處，先鍍上銅后鍍上錫。退膜后進行堿性蝕刻，最后再退錫。線路圖形因為被錫的保護而留在板上。

將PCB用夾子夾住，將銅電鍍上去。之前提到，為了保證孔位有足夠好的導電性，孔壁上電鍍的銅膜必須要有25微米的厚度，所以整套系統將會由電腦自動控制，保證其精確性。

9、外層PCB蝕刻

接下來由一條完整的自動化流水線完成蝕刻的工序。首先將PCB板上被固化的感光膜清洗掉。然后用強堿清洗掉被其覆蓋的不需要的銅箔。再用退錫液將PCB布局銅箔上的錫鍍層退除。清洗干凈后4層PCB布局就完成了。

PCB概念

PCB（PrintedCircuitBoard），中文名稱為印制電路板，又稱印刷電路板、印刷線路板，是重要的電子部件，是電子元器件的支撐體，是電子元器件電氣連接的提供者。由于它是采用電子印刷術制作的，故被稱為“印刷”電路板。

PCB在各種電子設備中作用和功能

1.焊盤：提供集成電路等各種電子元器件固定、裝配的機械支撐。　

2.走線：實現集成電路等各種電子元器件之間的布線和電氣連接（信號傳輸）或電絕緣。提供所要求的電氣特性，如特性阻抗等。　

3.綠油和絲印：為自動裝配提供阻焊圖形，為元器件插裝、檢查、維修提供識別字符和圖形。

PCB的角色

（1）在絕緣基材上，按預定設計，制成印制線路、印制元件或由兩者結合而成的導電圖形，稱為印制電路。。。。

（2）在絕緣基材上，提供元、器件之間電氣連接的導電圖形，稱為印制線路。

（3）印制電路或者印制線路的成品板稱為印制電路板或者印制線路板，亦稱印制板。。。。

PCB的角色：　　

PCB是為完成第一層次的元件和其它電子電路零件接合提供的一個組裝基地☆，組裝成一個具特定功能的模塊或產品。AIOT大數據

所以PCB在整個電子產品中，扮演了連接所有功能的角色，也因此電子產品的功能出現故障時，最先被懷疑往往就是PCB，又因為PCB的加工工藝相對復雜，所以PCB的生產控制尤為嚴格和重要。

PCB的演變

1.早於1903年Mr. Albert Hanson（阿爾伯特.漢森）首創利用“線路”(Circuit)觀念應用于電話交換系統上。

它是用金屬箔切割成線路導體，將之粘于石蠟紙上，上面同樣粘上一層石蠟紙，成了現今PCB的構造雛形。

如下圖：

2. 到1936年，Dr Paul Eisner（保羅.艾斯納）真正發明了PCB的制作技術，也發表多項專利。

而今天的加工工藝“圖形轉移技術（photoimage transfer) ，就是沿襲其發明而來的。

PCB的分類

PCB在材料、層數、制程上的多樣化以適合不同的電子產品及其特殊需求。

因此其種類劃分比較多，以下就歸納一些通用的區別辦法,來簡單介紹PCB的分類以及它的制造工藝。

A. 以材料分

a. 有機材料

酚醛樹脂、玻璃纖維/環氧樹脂、Polyimide、BT等皆屬之。

b. 無機材料

鋁基板、銅基板、陶瓷基板等皆屬之，主要取其散熱功能。

B. 以成品軟硬區分

a. 硬板 Rigid PCB

b. 軟板 Flexible PCB 見圖1.3 。

c. 軟硬結合板 Rigid-Flex PCB 見圖1.4 。

C. 以結構分

a. 單面板 見圖1.5 。

b. 雙面板 見圖1.6 。

c. 多層板 見圖1.7 。

PCB流程介紹

我們以多層板的工藝流程作為PCB工藝介紹的引線，選擇其中的圖形電鍍工藝進行流程說明，具體分為八部分進行介紹，分類及流程如下：

A、內層線路流程介紹

流程介紹:

目的:

1、利用圖形轉移☆原理制作內層線路

2、DES為顯影;蝕刻;去膜連線簡稱☆

內層線路--開料介紹

開料(BOARD CUT):

目的:

依制前設計所規劃要求,將基板材料裁切成工作所需尺寸

主要生產物料:覆銅板

覆銅板是由銅箔和絕緣層壓合而成,依要求有不同板厚規格,依銅厚可分為H/H;1oz/1oz;2oz/2oz等種類

注意事項:

避免板邊毛刺影響品質,裁切后進行磨邊,圓角處理。

考慮漲縮影響,裁切板送下制程前進行烘烤。

裁切須注意經緯方向與工程指示一致，以避免翹曲等問題。

內層線路--前處理介紹

前處理(PRETREAT):

目的:

去除銅面上的污染物，增加銅面粗糙度,以利於后續的壓膜制程

主要消耗物料：磨刷

內層線路—壓膜介紹

壓膜(LAMINATION):

目的:將經處理之基板銅面透過熱壓方式貼上抗蝕干膜

主要生產物料:干膜(Dry Film)

工藝原理：

內層線路—曝光介紹

曝光(EXPOSURE):

目的:

經光線照射作用將原始底片上的圖像轉移到感光底板上主要生產工具: 底片/菲林（film)

工藝原理：

白色透光部分發生光聚合反應, 黑色部分則因不透光,不發生反應，顯影時發生反應的部分不能被溶解掉而保留在板面上。

內層線路—顯影介紹

顯影(DEVELOPING):

目的:

用堿液作用將未發生化學反應之干膜部分沖掉主要生產物:K2CO3

工藝原理：

使用將未發生聚合反應之干膜沖掉,而發生聚合反應之干膜則保留在板面上作為蝕刻時之抗蝕保護層。

說明：

水溶性干膜主要是由于其組成中含有機酸根，會與弱堿反應使成為有機酸的鹽類，可被水溶解掉，顯露出圖形

內層線路—蝕刻介紹

蝕刻(ETCHING):

目的:

利用藥液將顯影后露出的銅蝕掉,形成內層線路圖形

主要生產物料:蝕刻藥液(CuCl2)

內層線路—退膜介紹

去膜(STRIP):

目的:

利用強堿將保護銅面之抗蝕層剝掉,露出線路圖形

主要生產物料:NaOH

內層線路—沖孔介紹

沖孔:

目的:

利用CCD對位沖出檢驗作業之定位孔及鉚釘孔

主要生產物料:鉆刀

內層檢查工藝

AOI檢驗:

全稱為Automatic Optical Inspection，自動光學檢測☆

目的：

通過光學反射原理將圖像回饋至設備處理，與設定的邏輯判斷原則或資料圖形相比較，找出缺點位置AIOT大 數據

注意事項：

由于AOI所用的測試方式為邏輯比較，一定會存在一些誤判的缺點，故需通過人工加以確認。

B、層壓鉆孔流程介紹

流程介紹:

目的：

層壓：將銅箔（Copper)、半固化片（Prepreg)與棕化處理后的內層線路板壓合成多層板。

鉆孔：在板面上鉆出層與層之間線路連接的導通孔。

層壓工藝—棕化介紹

棕化:

目的:

(1)粗化銅面,增加與樹脂接觸表面積

(2)增加銅面對流動樹脂之濕潤性

(3)使銅面鈍化,避免發生不良反應

主要生產物料:棕化液MS100

注意事項:

棕化膜很薄,極易發生擦花問題,操作時需注意操作手勢

層壓工藝—鉚合介紹

鉚合

目的:(四層板不需鉚釘)

利用鉚釘將多張內層板釘在一起,以避免后續加工時產生層間滑移

主要生產物料:鉚釘;半固化片（P/P)

P/P(PREPREG):

由樹脂和玻璃纖維布組成,玻璃布種類可分為106、1080、3313、2116、7628等幾種

樹脂據交聯狀況可分為:

A階(完全未固化);B階(半固化);C階(完全固化)三類,生產中使用的全為B階狀態的P/P。

層壓工藝—疊板介紹

疊板:

目的:

將預疊合好之板疊成待壓多層板形式

主要生產物料:銅箔、半固化片

電鍍銅皮;按厚度可分為

1/3OZ＝12um(代號T)

1/2OZ＝18um(代號H)

1OZ＝35um(代號1)

2OZ＝70um（代號2）

層壓工藝—壓合介紹

壓合:

目的:通過熱壓方式將疊合板壓成多層板

主要生產輔料: 牛皮紙、鋼板

層壓工藝—后處理介紹

后處理:

目的:

對層壓后的板經過磨邊;打靶;銑邊等工序進行初步的外形處理以便后工序生產品質控制要求及提供后工序加工之工具孔。

主要生產物料:鉆頭;銑刀

鉆孔工藝—鉆孔介紹

鉆孔:

目的:

在板面上鉆出層與層之間線路連接的導通孔

主要原物料:鉆頭;蓋板;墊板

鉆頭:碳化鎢,鈷及有機粘著劑組合而成AIO T大數據

蓋板:主要為鋁片,在制程中起鉆頭定位;散熱;減少毛頭;防壓力腳壓傷作用

墊板:主要為復合板,在制程中起保護鉆機臺面;防出口性毛頭;降低鉆針溫度及清潔鉆針溝槽膠渣作用

C、孔金屬化工藝流程介紹

流程介紹

目的:

使孔璧上的非導體部分之樹脂及玻璃纖維進行金屬化

方便進行后面的電鍍制程,提供足夠導電及保護的金屬孔璧。

沉銅工藝—去毛刺除膠渣介紹

去毛刺(Deburr):

毛刺形成原因:鉆孔后孔邊緣未切斷的銅絲及未切斷的玻璃布

去毛刺的目的:去除孔邊緣的毛刺,防止鍍孔不良

重要的原物料：磨刷

去膠渣(Desmear):

膠渣形成原因: 鉆孔時造成的高溫的過玻璃化轉變溫度?? (Tg值),而形成融熔態,產生膠渣

去膠渣的目的:裸露出各層需互連的銅環，另膨松劑可改善孔壁結構，增強電鍍銅附著力。

重要的原物料：KMnO4(除膠劑)

化學銅(PTH)

化學銅之目的: 通過化學沉積的方式時表面沉積上厚度為20-40微英寸的化學銅。

孔壁變化過程：如下圖

化學銅原理：如下圖

化學銅原理

孔壁變化過程

電鍍工藝—電鍍銅介紹

一次銅

一次銅之目的: 鍍上200-500微英寸的厚度的銅以保護僅有20-40 micro inch厚度的化學銅不被后制程破壞造成孔破。

重要生產物料: 銅球

D、外層干膜流程介紹

流程介紹:

目的:

經過鉆孔及通孔電鍍后,內外層已經連通,本制程制作外層干膜,為外層線路的制作提供圖形。

外層干膜—前處理介紹

前處理:

目的:去除銅面上的污染物，增加銅面粗糙度,以利于壓膜制程

重要原物料：磨刷

壓膜(Lamination):

目的: 通過熱壓法使干膜緊密附著在銅面上.

重要原物料：干膜(Dry film)

外層干膜—曝光介紹

曝光(Exposure):

目的: 通過圖形轉移技術在干膜上曝出所需的線路。

重要的原物料：底片

外層干膜—顯影介紹

顯影(Developing):

目的: 把尚未發生聚合反應的區域用顯像液將之沖洗掉,已感光部分則因已發生聚合反應而洗不掉而留在銅面上成為蝕刻或電鍍之阻劑膜.

主要生產物料：弱堿(K2CO3)

E、外層線路流程介紹

流程介紹:

目的:

將銅厚度鍍至客戶所需求的厚度。

完成客戶所需求的線路外形。

外層線路—電鍍銅介紹

二次鍍銅:

目的:將顯影后的裸露銅面的厚度加后,以達到客戶所要求的銅厚

重要原物料：銅球

鍍錫:

目的:在鍍完二次銅的表面鍍上一層錫保護，做為蝕刻時的保護劑。

重要原物料：錫球

外層線路—堿性蝕刻介紹

退膜:

目的:將抗電鍍用途之干膜以藥水剝除

重點生產物料：退膜液(NaOH)

線路蝕刻:

目的:將非導體部分的銅蝕掉

重要生產物料：蝕刻液、氨水

外層線路—退錫介紹

退錫:

目的:將導體部分的起保護作用之錫剝除

重要生產物料:HNO3退錫液

F、絲印工藝流程介紹

流程介紹:

目的:

外層線路的保護層，以保證PCB的絕緣、護板、防焊的目的

制作字符標識。

絲印工藝—阻焊介紹

阻焊(Solder Mask)

阻焊,俗稱“綠油”,為了便于肉眼檢查，故于主漆中多加入對眼睛有幫助的綠色顏料，其實防焊漆了綠色之外尚有黃色、白色、黑色等顏色

目的

A. 防焊：留出板上待焊的通孔及其焊盤，將所有線路及銅面都覆蓋住，防止波焊時造成的短路,并節省焊錫的用量 。

B. 護板：防止濕氣及各種電解質的侵害使線路氧化而危害電氣性能，并防止外來的機械傷害以維持板面良好的絕緣。

C. 絕緣：由於板子愈來愈薄,線寬距愈來愈細,故導體間的絕緣問題日形突顯,也增加防焊漆絕緣性能的重要性.

阻焊工藝流程圖

阻焊工藝—前處理介紹

前處理

目的：去除表面氧化物，增加板面粗糙度，加強板面油墨附著力。

主要原物料：火山灰

印? 刷

目的：利用絲網將油墨印寫在板子上，如右圖：

主要原物料：油墨

常用的印刷方式：

A? 印刷型（Screen? Printing)

B? 淋幕型 (Curtain Coating)

C? 噴涂型 (Spray? Coating)

D? 滾涂型 (Roller? Coating)

阻焊工藝—預烘介紹

預烤

目的:趕走油墨內的溶劑，使油墨部分硬化，不致在進行曝光時粘底片。

制程要點

溫度與時間的設定，須參照供應商提供的條件雙面印與單面印的預烤條件是不一樣的。

烤箱的選擇須注意通風及過濾系統以防異物沾粘。

溫度及時間的設定，必須有警報器，時間一到必須馬上拿出，否則over curing會造成顯影不盡。

阻焊工藝—曝光顯影介紹

曝光

目的：影像轉移

主要設備：曝光機

制程要點：

A 曝光機的清潔

B 能量的選擇

C?抽真空的控制?

顯影

目的：將未聚合之感光油墨利用濃度為1％的碳酸鉀溶液去除掉。

主要生產物料：碳酸鉀

字符工藝—印刷介紹

印字符

目的：利于維修和識別

原理：絲網印刷的方式

主要生產物料：文字油墨

字符工藝—固化介紹

固化（后烤）

目的：通過高溫烘烤讓油墨中的環氧樹脂徹底硬化。

G、表面工藝的選擇介紹

常規的印刷電路板(PCB)在板上都有銅層，如果銅層未受保護將氧化和損壞，直接影響后續的焊接。

有多種不同的保護層可以使用，最普遍的有：熱風整平（HASL)、有機涂覆(OSP)、電鍍鎳金(plating ?gold)、化學沉鎳金(ENIG)、金手指、沉銀（IS)和沉錫(IT) 等。

（１）熱風整平(HASL):板子完全覆蓋焊料后，接著經過高壓熱風將表面和孔內多余焊料吹掉，并且整平附著于焊盤和孔壁的焊料；分有鉛噴錫和無鉛噴錫兩種。

優勢：成本低，在整個制造過程中保持可焊接性。

（２）有機涂覆(OSP):在PCB的銅表面上形成一層薄的、均勻一致的保護層。

優點：在成本上與HASL具有可比性、好的共面性、無鉛工藝。

（３）電鍍鎳金(plating ?gold)：通過電鍍的方式在銅面上電鍍上鎳和保護層金。

優點：良好的可焊接性，平整的表面、長的儲存壽命、可承受多次的回流焊。

（4）化學沉鎳金(ENIG)：通過化學反應在銅面上置換上鎳磷層，再在鎳層上置換一層金。

優點：良好的可焊接性，平整的表面、長的儲存壽命、可承受多次的回流焊。

（5）金手指：通過電鍍的方式在同面上電鍍上鎳和金，因為鍍金中含有其他金屬區別（3）。

（6）沉銀(IS):銀沉浸在銅層上0.1到0.6微米的金屬層，以保護銅面。

優點：好的可焊接性、表面平整、HASL沉浸的自然替代。

（7）沉錫(IT):錫沉浸在銅層上0.８到１.２um的金屬層，以保護銅面。

優點：良好的可焊接性、表面平整、相對低的成本。

H、后工序工藝流程介紹

流程介紹:

目的:

根據客戶外形完成加工。

根據電性能的要求進行裸板測試。

出貨前做最后的品質審核。

后工序外形工藝流程介紹

外形

目的：讓板子裁切成客戶所需規格尺寸

原理：數位機床機械切割

-主要生產物料：銑刀

后工序電測工藝流程介紹

電測

目的：對PCB的電性能即開短路進行裸板測試，以滿足客戶要求。

電測的種類：

A 、專用機（dedicated)測試

優點：產速快

缺點：測試針不能回收使用，治具成本高。

B? 、通用機（Universal on Grid)測試

優點：a 治具成本較低

缺點：a 設備成倍高??????????

C、飛針測試（Moving probe)

不需制做昂貴的治具，用兩根探針做x、y、z的移動來逐一測試各線路的兩端點。

優點:不需治具成本低.

缺點:效率低。

終檢/實驗室介紹

終驗/實驗室

目的：終驗/實驗室是制程中進行的最后品質查核。

（１）檢驗的主要項目：

１外形尺寸 Outline Dimension

２各尺寸與板邊 Hole to Edge

３板厚 Board Thickness

４孔徑 Holes Diameter

５線寬Line width/space

６孔環大小 Annular Ring

等外觀和長度方面的項目！

（２）實驗室的主要項目：

1.可焊性 Solderability?

2.線路剝離強度 Peel strength?

3.切片 Micro Section?

４.熱沖擊 Thermal Shock

５.離子污染度 Ionic Contamination

６.濕氣與絕緣 Moisture and Insulation Resistance?

７.阻抗 Impedance

等可靠性方面的項目。

PCB流程示意圖

PCB板的行業需求

高密度細線化的需求

PCB全都向高密度細線化發展，HDI板尤為突出。在十年前IPC為HDI板下的定義是線寬/線距(L/S)是0.1mm/0.1mm及以下，現在行業內基本做到常規L/S為60μm，先進的L/S為40μm。日本的2013年版安裝技術路線圖數據是2014年HDI板常規L/S為50μm，先進的L/S為35μm，試制性的L/S為20μm。

對銅箔的需求

PCB線路圖形形成，傳統的是銅箔基板上光致成像后化學蝕刻工藝(減成法)，減成法制作精細線路的限度最小約在30μm，并且需要用薄銅箔(9~12μm)基板。由于薄銅箔CCL價格高，及薄銅箔層壓缺陷多，較多工廠產生18μm銅箔然后生產中采取蝕刻減薄銅層。這種做法工序多、厚度控制難、成本高，還是希望用薄銅箔為好。還有，PCB線路L/S小于20μm情況下，一般薄銅箔也難以勝任，需要用到超薄銅箔(3~5μm)基板和附于載體的超薄銅箔。

當前精細線路對銅箔要求除了厚度更薄外，同時需要銅箔表面低粗糙度。通常為提高銅箔與基材的結合力，確保導體抗剝強度，都采取銅箔層粗化處理，常規的銅箔粗糙度大于5μm。銅箔粗糙的凸峰嵌入基材是提高了抗剝離性，但在線路蝕刻時為控制導線精度不至過蝕刻，容易有嵌入基材凸峰殘留，造成線路間短路或絕緣性下降，對精細線路尤為嚴重。因此需要低粗糙度(小于3μm)的銅箔，甚至更低粗糙度(1.5μm)的銅箔。

積層絕緣介質片的需求

HDI板技術特點是積成法工藝(BuildingUpProcess)，常用的涂樹脂銅箔(RCC)，或者半固化環氧玻璃布與銅箔層壓的積層難以達到精細線路。現在趨于采用半加成法(SAP)或改進型半加工法(MSAP)，即采用絕緣介質膜積層，再化學鍍銅形成銅導體層，因銅層極薄容易形成精細線路。

半加成法技術重點之一是積層介質材料，為符合高密度細線路要求對積層材料提出介質電氣性、絕緣性、耐熱性、結合力等要求，以及與HDI板工藝適應性。目前國際上的HDI積層介質材料主要是日本味之素公司的ABF/GX系列產品，以環氧樹脂搭配不同固化劑，以添加無機粉末提高材料剛性及減少CTE，也有使用玻纖布增強剛性。另有日本積水化學公司的類似薄膜積層材料，臺灣工研院也開發了此類材料。ABF材料也在不斷改進發展，新一代積層材料特別要求表面低粗化度、低熱膨脹率、低介質損耗及薄型剛強化等。

全球半導體封裝中IC封裝載板由有機基板取代陶瓷基板，倒裝芯片(FC)封裝載板的節距越來越小，現在典型的線寬/線距為15μm，接下來會更細。多層的載板性能重點要求低介電性、低熱膨脹系數和高耐熱性，在滿足性能目標基礎上追求低成本的基板。現在精細線路批量化生產基本都采用絕緣介質積層結合壓薄銅箔的MSPA工藝。用SAP方法制造L/S小于10μm電路圖形。

PCB達到更密更薄則HDI板技術從含芯板積層發展為無芯板任意層互連積層(Anylayer)，同樣功能的任意層互連積層HDI板比含芯板積層HDI板面積和厚度可減少約25%。這些必須使用更薄的并保持電性能良好的介質層。

高頻高速化需求

電子通信技術從有線到無線，從低頻、低速到高頻、高速。現在的手機性能已進入4G并將邁向5G，就是有更快傳輸速度、更大傳輸容量。全球云計算時代到來使數據流量成倍增加，通訊設備高頻高速化是必然趨勢。PCB為適合高頻、高速傳輸的需要，除了電路設計方面減少信號干擾與損耗，保持信號完整性，以及PCB制造保持符合設計要求外，重要的是有高性能基材。

設計工程師為解決PCB增加速度和信號完整性，主要是針對電信號損失屬性。基材選擇的關鍵因素介電常數(Dk)與介質損耗(Df)，當Dk低于4與Df0.010以下為中Dk/Df級層壓板，當Dk低于3.7與Df0.005以下為低Dk/Df級層壓板，現在有多種基材進入市場可供選擇。

目前較多采用的高頻電路板基材主要是氟系樹脂、聚苯醚(PPO或PPE)樹脂和改性環氧樹脂這三大類材料。氟系介質基板，如聚四氟乙烯(PTFE)介電性能最低，通常應用在5GHz以上。另外還有用改性環氧FR-4或PPO基材。

對高頻用覆銅板除了上述樹脂等絕緣材料性能有特殊要求外，導體銅的表面粗糙度(輪廓)也是影響信號傳輸損耗的一個重要因素，這是受集膚效應(SkinEffect)的影響。集膚效應為高頻信號傳輸時在導線產生電磁感應，在導線截面中心處電感較大，使得電流或信號趨于導線表面集中。導體表層粗糙度影響到傳輸信號損失，表面光滑損失小。

在相同頻率下，銅表面粗糙度越大，信號損耗越大，所以我們在實際生產中盡可能控制表面銅厚的粗糙度，粗糙度在不影響結合力的情況下越小越好。特別是對10GHz以上范圍的信號。在10GHz時銅箔粗糙度需要低于1μm，使用超平面銅箔(表面粗糙度0.04μm)效果更佳。銅箔表面粗糙度還需結合適宜的氧化處理和粘合樹脂系統。在不久的將來，會有一種幾乎沒有輪廓的涂有樹脂的銅箔，能有更高的剝離強度并且不影響介質損耗。

高頻、高速PCB板升級

1、如何選擇PCB 板材？

選擇PCB 板材必須在滿足設計需求和可量產性及成本中間取得平衡點。設計需求包含電氣和機構這兩部分。通常在設計非常高速的 PCB 板子(大于 GHz 的頻率)時這材質問題會比較重要。

例如，現在常用的 FR-4 材質，在幾個GHz 的頻率時的介質損耗(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(dielectric constant)和介質損在所設計的頻率是否合用。

2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加 ground guard/shunt traces 在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。

3、在高速設計中，如何解決信號的完整性問題？

信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線的拓樸。

4、差分布線方式是如何實現的？

差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者 side-by-side(并排， 并肩) 實現的方式較多。

5、對于只有一個輸出端的時鐘信號線，如何實現差分布線？

要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時鐘信號是無法使用差分布線的。

6、接收端差分線對之間可否加一匹配電阻？

接收端差分線對間的匹配電阻通常會加， 其值應等于差分阻抗的值。這樣信號質量會好些。

7、為何差分對的布線要靠近且平行？

對差分對的布線方式應該要適當的靠近且平行。所謂適當的靠近是因為這間距會影響到差分阻抗(differential impedance)的值， 此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近， 差分阻抗就會不一致， 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。

8、如何處理實際布線中的一些理論沖突的問題

基本上， 將模/數地分割隔離是對的。要注意的是信號走線盡量不要跨過有分割的地方(moat)， 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。

晶振是模擬的正反饋振蕩電路， 要有穩定的振蕩信號， 必須滿足loop gain 與 phase 的規范， 而這模擬信號的振蕩規范很容易受到干擾， 即使加 ground guard traces 可能也無法完全隔離干擾。而且離的太遠，地平面上的噪聲也會影響正反饋振蕩電路。所以， 一定要將晶振和芯片的距離進可能靠近。

確實高速布線與 EMI 的要求有很多沖突。但基本原則是因 EMI 所加的電阻電容或 ferrite bead， 不能造成信號的一些電氣特性不符合規范。所以， 最好先用安排走線和 PCB 迭層的技巧來解決或減少 EMI的問題， 如高速信號走內層。最后才用電阻電容或 ferrite bead 的方式， 以降低對信號的傷害。

9、如何解決高速信號的手工布線和自動布線之間的矛盾？

現在較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式及過孔數目。各家 EDA公司的繞線引擎能力和約束條件的設定項目有時相差甚遠。例如， 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式， 能否控制差分對的走線間距等。

這會影響到自動布線出來的走線方式是否能符合設計者的想法。另外， 手動調整布線的難易也與繞線引擎的能力有絕對的關系。例如， 走線的推擠能力，過孔的推擠能力， 甚至走線對敷銅的推擠能力等等。所以， 選擇一個繞線引擎能力強的布線器， 才是解決之道。

10、關于 test coupon

test coupon 是用來以 TDR (Time Domain Reflectometer) 測量所生產的 PCB 板的特性阻抗是否滿足設計需求。一般要控制的阻抗有單根線和差分對兩種情況。所以， test coupon 上的走線線寬和線距(有差分對時)要與所要控制的線一樣。

最重要的是測量時接地點的位置。為了減少接地引線(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)， 所以， test coupon 上量測信號的點跟接地點的距離和方式要符合所用的探棒。

11、在高速 PCB 設計中，信號層的空白區域可以敷銅，而多個信號層的敷銅在接地和接電源上應如何分配？

一般在空白區域的敷銅絕大部分情況是接地。只是在高速信號線旁敷銅時要注意敷銅與信號線的距離， 因為所敷的銅會降低一點走線的特性阻抗。也要注意不要影響到它層的特性阻抗， 例如在 dual strip line的結構時。

12、是否可以把電源平面上面的信號線使用微帶線模型計算特性阻抗？電源和地平面之間的信號是否可以使用帶狀線模型計算？

是的， 在計算特性阻抗時電源平面跟地平面都必須視為參考平面。例如四層板: 頂層-電源層-地層-底層，這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。

13、在高密度印制板上通過軟件自動產生測試點一般情況下能滿足大批量生產的測試要求嗎？

一般軟件自動產生測試點是否滿足測試需求必須看對加測試點的規范是否符合測試機具的要求。另外，如果走線太密且加測試點的規范比較嚴，則有可能沒辦法自動對每段線都加上測試點，當然，需要手動補齊所要測試的地方。

14、添加測試點會不會影響高速信號的質量？

至于會不會影響信號質量就要看加測試點的方式和信號到底多快而定。基本上外加的測試點(不用在線既有的穿孔(via or DIP pin)當測試點)可能加在在線或是從在線拉一小段線出來。前者相當于是加上一個很小的電容在在線，后者則是多了一段分支。

這兩個情況都會對高速信號多多少少會有點影響，影響的程度就跟信號的頻率速度和信號緣變化率(edge rate)有關。影響大小可透過仿真得知。原則上測試點越小越好(當然還要滿足測試機具的要求)分支越短越好。

15、若干 PCB 組成系統，各板之間的地線應如何連接？

各個 PCB 板子相互連接之間的信號或電源在動作時，例如 A 板子有電源或信號送到 B 板子，一定會有等量的電流從地層流回到 A 板子 (此為 Kirchoff current law)。這地層上的電流會找阻抗最小的地方流回去。

所以，在各個不管是電源或信號相互連接的接口處，分配給地層的管腳數不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個電流環路，尤其是電流較大的部分，調整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個地方走)，降低對其它較敏感信號的影響。

16、能介紹一些國外關于高速 PCB 設計的技術書籍和數據嗎？

現在高速數字電路的應用有通信網路和計算器等相關領域。在通信網路方面，PCB 板的工作頻率已達 GHz 上下，疊層數就我所知有到 40 層之多。計算器相關應用也因為芯片的進步，無論是一般的 PC 或服務器(Server)，板子上的最高工作頻率也已經達到 400MHz (如 Rambus) 以上。

因應這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工藝的需求也漸漸越來越多。這些設計需求都有廠商可大量生產。

17、兩個常被參考的特性阻抗公式：

微帶線(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 為線寬，T 為走線的銅皮厚度，H 為走線到參考平面的距離，Er 是 PCB 板材質的介電常數(dielectric constant)。

此公式必須在0.1<(W/H)<2.0 及 1<(Er)<15 的情況才能應用。

帶狀線(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在 W/H<0.35 及 T/H<0.25 的情況才能應用。

18、差分信號線中間可否加地線？

差分信號中間一般是不能加地線。因為差分信號的應用原理最重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。

19、剛柔板設計是否需要專用設計軟件與規范？國內何處可以承接該類電路板加工？

可以用一般設計 PCB 的軟件來設計柔性電路板(Flexible Printed Circuit)。一樣用 Gerber 格式給 FPC廠商生產。由于制造的工藝和一般 PCB 不同，各個廠商會依據他們的制造能力會對最小線寬、最小線距、最小孔徑(via)有其**。除此之外，可在柔性電路板的轉折處鋪些銅皮加以補強。至于生產的廠商可上網“FPC”當關鍵詞查詢應該可以找到。

20、適當選擇 PCB 與外殼接地的點的原則是什么？

選擇 PCB 與外殼接地點選擇的原則是利用 chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將 PCB的地層與 chassis ground 做連接，以盡量縮小整個電流回路面積，也就減少電磁輻射。

21、電路板 DEBUG 應從那幾個方面著手？

就數字電路而言，首先先依序確定三件事情：

1. 確認所有電源值的大小均達到設計所需。有些多重電源的系統可能會要求某些電源之間起來的順序與快慢有某種規范。

2. 確認所有時鐘信號頻率都工作正常且信號邊緣上沒有非單調(non-monotonic)的問題。

3. 確認 reset 信號是否達到規范要求。這些都正常的話，芯片應該要發出第一個周期(cycle)的信號。接下來依照系統運作原理與 bus protocol 來 debug。

22、在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高 PCB 的走線密度，但是這樣有可能導致走線的相互干擾增強，同時走線過細也使阻抗無法降低，請專家介紹在高速(>100MHz)高密度 PCB 設計中的技巧？

在設計高速高密度 PCB 時，串擾(crosstalk interference)確實是要特別注意的，因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個注意的地方：

控制走線特性阻抗的連續與匹配。

走線間距的大小。一般常看到的間距為兩倍線寬。可以透過仿真來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結果可能不同。

選擇適當的端接方式。

避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重疊在一起，因為這種串擾比同層相鄰走線的情形還大。

利用盲埋孔(blind/buried via)來增加走線面積。但是 PCB 板的制作成本會增加。在實際執行時確實很難達到完全平行與等長，不過還是要盡量做到。

除此以外，可以預留差分端接和共模端接，以緩和對時序與信號完整性的影響。

23、模擬電源處的濾波經常是用 LC 電路。但是為什么有時 LC 比 RC 濾波效果差？

LC 與 RC 濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。因為電感的感抗(reactance)大小與電感值和頻率有關。如果電源的噪聲頻率較低，而電感值又不夠大，這時濾波效果可能不如 RC。但是，使用 RC 濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。

24、濾波時選用電感，電容值的方法是什么？

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時電流的反應能力。如 果 LC 的輸出端會有機會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經此電感的速度，增加紋波噪聲(ripple noise)。

電容值則和所能容忍的紋波噪聲規范值的大小有關。紋波噪聲值要求越小，電容值會較大。而電容的ESR/ESL 也會有影響。另外，如果這 LC 是放在開關式電源(switching regulation power)的輸出端時，還要注意此 LC 所產生的極點零點(pole/zero)對負反饋控制(negative feedback control)回路穩定度的影響。

25、如何盡可能的達到 EMC 要求，又不致造成太大的成本壓力？

PCB 板上會因 EMC 而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了 ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統通過 EMC的要求。以下僅就 PCB 板的設計技巧提供幾個降低電路產生的電磁輻射效應。

盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產生的高頻成分。

注意高頻器件擺放的位置，不要太靠近對外的連接器。

注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。

在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。

對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到 chassis ground。

可適當運用 ground guard/shunt traces 在一些特別高速的信號旁。但要注意 guard/shunt traces 對走線特性阻抗的影響。

電源層比地層內縮 20H，H 為電源層與地層之間的距離。

26、當一塊 PCB 板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在？

將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會被地噪聲干擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大噪聲的數字電路區域較遠時使用。

27、另一種作法是在確保數/模分開布局，且數/模信號走線相互不交叉的情況下，整個 PCB板地不做分割，數/模地都連到這個地平面上。道理何在？

數模信號走線不能交叉的要求是因為速度稍快的數字信號其返回電流路徑(return current path)會盡量沿著走線的下方附近的地流回數字信號的源頭，若數模信號走線交叉，則返回電流所產生的噪聲便會出現在模擬電路區域內。

28、在高速 PCB 設計原理圖設計時，如何考慮阻抗匹配問題？

在設計高速 PCB 電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。

一般仿真軟件會因線路模型或所使用的數學算法的**而無法考慮到一些阻抗不連續的布線情況，這時候在原理圖上只能預留一些terminators(端接)，如串聯電阻等，來緩和走線阻抗不連續的效應。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續的發生。

29、哪里能提供比較準確的 IBIS 模型庫？

IBIS 模型的準確性直接影響到仿真的結果。基本上 IBIS 可看成是實際芯片 I/O buffer 等效電路的電氣特性數據，一般可由 SPICE 模型轉換而得 (亦可采用測量， 但**較多)，而 SPICE 的數據與芯片制造有絕對的關系，所以同樣一個器件不同芯片廠商提供，其 SPICE 的數據是不同的，進而轉換后的 IBIS 模型內之數據也會隨之而異。

也就是說，如果用了 A 廠商的器件，只有他們有能力提供他們器件準確模型數據，因為沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的 IBIS 不準確，只能不斷要求該廠商改進才是根本解決之道。

30、在高速 PCB 設計時，設計者應該從那些方面去考慮 EMC、EMI 的規則呢？

一般 EMI/EMC 設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.

一個好的EMI/EMC 設計必須一開始布局時就要考慮到器件的位置， PCB 疊層的安排， 重要聯機的走法， 器件的選擇等， 如果這些沒有事前有較佳的安排， 事后解決則會事倍功半， 增加成本.

例如時鐘產生器的位置盡量不要靠近對外的連接器， 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射， 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分， 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲.

另外， 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后， 適當的選擇PCB 與外殼的接地點(chassis ground)。

31、如何選擇 EDA 工具？

目前的 pcb 設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能 1.3.4 可以選擇 PADS或 Cadence 性能價格比都不錯。PLD 的設計的初學者可以采用 PLD 芯片廠家提供的集成環境，在做到百萬門以上的設計時可以選用單點工具。

32、請推薦一種適合于高速信號處理和傳輸的 EDA 軟件

常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類設計往往占據了 70%的應用場合。在做高速電路設計，模擬和數字混合電路，采用 Cadence 的解決方案應該屬于性能價格比較好的軟件，當然 Mentor 的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優秀的。

33、對 PCB 板各層含義的解釋

Topoverlay ----頂層器件名稱， 也叫 top silkscreen 或者 top component legend， 比如 R1 C5，

IC10.bottomoverlay----同理 multilayer-----如果你設計一個 4 層板，你放置一個 free pad or via， 定義它作為multilay 那么它的 pad 就會自動出現在 4 個層 上，如果你只定義它是 top layer， 那么它的 pad 就會只出現在頂層上。

34、2G 以上高頻 PCB 設計，走線，排版，應重點注意哪些方面？

2G 以上高頻 PCB 屬于射頻電路設計，不在高速數字電路設計討論范圍內。而 射頻電路的布局(layout)和布線(routing)應該和原理圖一起考慮的，因為布局布線都會造成分布效應。

而且，射頻電路設計一些無源器件是通過參數化定義，特殊形狀銅箔實現，因此要求 EDA 工具能夠提供參數化器件，能夠編輯特殊形狀銅箔。

Mentor 公司的 boardstation 中有專門的 RF 設計模塊，能夠滿足這些要求。而且，一般射頻設計要求有專門射頻電路分析工具，業界最著名的是 agilent 的 eesoft，和 Mentor 的工具有很好的接口。

35、2G 以上高頻 PCB 設計，微帶的設計應遵循哪些規則？

射頻微帶線設計，需要用三維場分析工具提取傳輸線參數。所有的規則應該在這個場提取工具中規定。

36、對于全數字信號的 PCB，板上有一個 80MHz 的鐘源。除了采用絲網(接地)外，為了保證有足夠的驅動能力，還應該采用什么樣的電路進行保護？

確保時鐘的驅動能力，不應該通過保護實現，一般采用時鐘驅動芯片。一般擔心時鐘驅動能力，是因為多個時鐘負載造成。采用時鐘驅動芯片，將一個時鐘信號變成幾個，采用點到點的連接。

選擇驅動芯片，除了保證與負載基本匹配，信號沿滿足要求(一般時鐘為沿有效信號)，在計算系統時序時，要算上時鐘在驅動芯片內時延。

37、如果用單獨的時鐘信號板，一般采用什么樣的接口，來保證時鐘信號的傳輸受到的影響小？

時鐘信號越短，傳輸線效應越小。采用單獨的時鐘信號板，會增加信號布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號。LVDS 信號可以滿足驅動能力要求，不過您的時鐘不是太快，沒有必要。

38、27M，SDRAM 時鐘線(80M-90M)，這些時鐘線二三次諧波剛好在 VHF 波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法？

如果是三次諧波大，二次諧波小，可能因為信號占空比為 50%，因為這種情況下，信號沒有偶次諧波。這時需要修改一下信號占空比。此外，對于如果是單向的時鐘信號，一般采用源端串聯匹配。這樣可以抑制二次反射，但不會影響時鐘沿速率。源端匹配值，可以采用下圖公式得到。

39、什么是走線的拓撲架構？

Topology，有的也叫 routing order.對于多端口連接的網絡的布線次序。

40、怎樣調整走線的拓撲架構來提高信號的完整性？

這種網絡信號方向比較復雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質量有利。而且作前仿真時，采用何種拓樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。

41、怎樣通過安排疊層來減少 EMI 問題？

首先，EMI 要從系統考慮，單憑 PCB 無法解決問題。層迭對 EMI 來講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。

42、為何要鋪銅？

一般鋪銅有幾個方面原因。

EMC.對于大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如 PGND 起到防護作用。

PCB 工藝要求。一般為了保證電鍍效果，或者層壓不變形，對于布線較少的PCB 板層鋪銅。

信號完整性要求，給高頻數字信號一個完整的回流路徑，并減少直流網絡的布線。當然還有散熱，特殊器件安裝要求鋪銅等等原因。

43、在一個系統中，包含了 dsp 和 pld，請問布線時要注意哪些問題呢？

看你的信號速率和布線長度的比值。如果信號在傳輸在線的時延和信號變化沿時間可比的話，就要考慮信號完整性問題。另外對于多個 DSP，時 鐘，數據 信號走線拓普也會影響信號質量和時序，需要關注。

44、除 protel 工具布線外，還有其他好的工具嗎？

至于工具，除了 PROTEL，還有很多布線工具，如 MENTOR 的 WG2000，EN2000 系列和 powerpcb，Cadence 的 allegro，zuken 的 cadstar，cr5000 等，各有所長。

45、什么是“信號回流路徑”？

信號回流路徑，即 return current。高速數字信號在傳輸時，信號的流向是從驅動器沿 PCB 傳輸線到負載，再由負載沿著地或電源通過最短路徑返回驅動器端。這個在地或電源上的返回信號就稱信號回流路徑。Dr.Johson 在他的書中解釋，高頻信號傳輸，實際上是對傳輸線與直流層之間包夾的介質電容充電的過程。SI 分析的就是這個圍場的電磁特性，以及他們之間的耦合。

46、如何對接插件進行 SI 分析？

在 IBIS3.2 規范中，有關于接插件模型的描述。一般使用 EBD 模型。如果是特殊板，如背板，需要SPICE 模型。也可以使用多板仿真軟件(HYPERLYNX 或 IS_multiboard)，建立多板系統時，輸入接插件的分布參數，一般從接插件手冊中得到。當然這種方式會不夠精確，但只要在可接受范圍內即可。

47、請問端接的方式有哪些？

端接(terminal)，也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯匹配，終端匹配一般為并聯匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC 匹配，肖特基二極管匹配。

48、采用端接(匹配)的方式是由什么因素決定的？

匹配采用方式一般由 BUFFER 特性，拓普情況，電平種類和判決方式來決定，也要考慮信號占空比，系統功耗等。

49、采用端接(匹配)的方式有什么規則？

數字電路最關鍵的是時序問題，加匹配的目的是改善信號質量，在判決時刻得到可以確定的信號。對于電平有效信號，在保證建立、保持時間的前提下，信號質量穩定；對延有效信號，在保證信號延單調性前提下，信號變化延速度滿足要求。Mentor ICX 產品教材中有關于匹配的一些資料。

另外《High Speed Digital design a hand book of blackmagic》有一章專門對 terminal 的講述，從電磁波原理上講述匹配對信號完整性的作用，可供參考。

50、能否利用器件的 IBIS 模型對器件的邏輯功能進行仿真？如果不能，那么如何進行電路的板級和系統級仿真？

IBIS 模型是行為級模型，不能用于功能仿真。功能仿真，需要用 SPICE 模型，或者其他結構級模型。

51、在數字和模擬并存的系統中，有 2 種處理方法，一個是數字地和模擬地分開，比如在地層，數字地是獨立地一塊，模擬地獨立一塊，單點用銅皮或 FB 磁珠連接，而電源不分開；另一種是模擬電源和數字電源分開用 FB 連接，而地是統一地地。請問李先生，這兩種方法效果是否一樣？

應該說從原理上講是一樣的。因為電源和地對高頻信號是等效的。

區分模擬和數字部分的目的是為了抗干擾，主要是數字電路對模擬電路的干擾。但是，分割可能造成信號回流路徑不完整，影響數字信號的信號質量，影響系統 EMC 質量。

因此，無論分割哪個平面，要看這樣作，信號回流路徑是否被增大，回流信號對正常工作信號干擾有多大。現在也有一些混合設計，不分電源和地，在布局時，按照數字部分、模擬部分分開布局布線，避免出現跨區信號。

52、安規問題：FCC、EMC 的具體含義是什么？

FCC: federal communication commission 美國通信委員會

EMC: electro megnetic compatibility 電磁兼容

FCC 是個標準組織，EMC 是一個標準。標準頒布都有相應的原因，標準和測試方法。

53、何謂差分布線？

差分信號，有些也稱差動信號，用兩根完全一樣，極性相反的信號傳輸一路數據，依靠兩根信號電平差進行判決。為了保證兩根信號完全一致，在布線時要保持并行，線寬、線間距保持不變。

54、PCB 仿真軟件有哪些？

仿 真 的種類很多， 高 速 數 字電 路 信 號 完 整 性 分 析 仿 真 分析(SI) 常 用 軟 件有icx，signalvision，hyperlynx，XTK，speectraquest 等。有些也用 Hspice。

55、PCB 仿真軟件是如何進行 LAYOUT 仿真的？

高速數字電路中，為了提高信號質量，降低布線難度，一般采用多層板，分配專門的電源層，地層。

56、在布局、布線中如何處理才能保證 50M 以上信號的穩定性

高速數字信號布線，關鍵是減小傳輸線對信號質量的影響。因此，100M 以上的高速信號布局時要求信號走線盡量短。數字電路中，高速信號是用信號上升延時間來界定的。而 且 ，不 同種類的信號(如 TTL，GTL，LVTTL)，確保信號質量的方法不一樣。

57、室外單元的射頻部分，中頻部分，乃至對室外單元進行監控的低頻電路部分往往采用部署在同一 PCB 上，請問對這樣的 PCB 在材質上有何要求？如何防止射頻，中頻乃至低頻電路互相之間的干擾？

混合電路設計是一個很大的問題。很難有一個完美的解決方案。

一般射頻電路在系統中都作為一個獨立的單板進行布局布線，甚至會有專門的屏蔽腔體。而且射頻電路一般為單面或雙面板，電路較為簡單，所有這些都是為了減少對射頻電路分布參數的影響，提高射頻系統的一致性。

相對于一般的 FR4 材質，射頻電路板傾向與采用高 Q 值的基材，這種材料的介電常數比較小，傳輸線分布電容較小，阻抗高，信號傳輸時延小。在混合電路設計中，雖然射頻，數字電路做在同一塊 PCB 上，但一般都分成射頻電路區和數字電路區，分別布局布線。之間用接地過孔帶和屏蔽盒屏蔽。

58、對于射頻部分，中頻部分和低頻電路部分部署在同一 PCB 上，mentor 有什么解決方案？

Mentor 的板級系統設計軟件，除了基本的電路設計功能外，還有專門的 RF 設計模塊。在 RF 原理圖設計模塊中，提供參數化的器件模型，并且提供和 EESOFT 等射頻電路分析仿真工具的雙向接口；在 RF LAYOUT 模塊中，提供專門用于射頻電路布局布線的圖案編輯功能，也有和 EESOFT 等射頻電路分析仿真工具的雙向接口，對于分析仿真后的結果可以反標回原理圖和 PCB。

同時，利用 Mentor 軟件的設計管理功能，可以方便的實現設計復用，設計派生，和協同設計。大大加速混合電路設計進程。手機板是典型的混合電路設計，很多大型手機設計制造商都利用 Mentor 加安杰倫的 eesoft 作為設計平臺。

59、Mentor 的產品結構如何？

Mentor Graphics 的 PCB 工具有 WG(原 veribest)系列和 Enterprise(boardstation)系列。

60、Mentor 的 PCB 設計軟件對 BGA、PGA、COB 等封裝是如何支持的？

Mentor 的 autoactive RE 由收購得來的 veribest 發展而來，是業界第一個無網格，任意角度布線器。

眾所周知，對于球柵數組，COB 器件，無網格，任意角度布線器是解決布通率的關鍵。在最新的autoactive RE 中，新增添了推擠過孔，銅箔，REROUTE 等功能，使它應用更方便。另外，他支持高速布線，包括有時延要求信號布線和差分對布線。

61、Mentor 的 PCB 設計軟件對差分線隊的處理又如何？

Mentor 軟件在定義好差分對屬性后，兩根差分對可以一起走線，嚴格保證差分對線寬，間距和長度差，遇到障礙可以自動分開，在換層時可以選擇過孔方式。

62、在一塊 12 層 PCb 板上，有三個電源層 2.2v，3.3v，5v，將三個電源各作在一層，地線該如何處理？

一般說來，三個電源分別做在三層，對信號質量比較好。因為不大可能出現信號跨平面層分割現象。跨分割是影響信號質量很關鍵的一個因素，而仿真軟件一般都忽略了它。對于電源層和地層，對高頻信號來說都是等效的。

在實際中，除了考慮信號質量外，電 源 平 面 耦 合 ( 利 用相鄰地平面降低電源平面交流阻抗)，層迭對稱，都是需要考慮的因素。

63、PCB 在出廠時如何檢查是否達到了設計工藝要求？

很多 PCB 廠家在 PCB 加工完成出廠前，都要經過加電的網絡通斷測試，以確保所有聯線正確。同時，越來越多的廠家也采用 x 光測試，檢查蝕刻或層壓時的一些故障。對于貼片加工后的成品板，一般采用 ICT測試檢查，這需要在 PCB 設計時添加 ICT 測試點。如果出現問題，也可以通過一種特殊的 X 光檢查設備排除是否加工原因造成故障。

64、“機構的防護”是不是機殼的防護？

是的。機殼要盡量嚴密，少用或不用導電材料，盡可能接地。

65、在芯片選擇的時候是否也需要考慮芯片本身的 esd 問題？

不論是雙層板還是多層板，都應盡量增大地的面積。在選擇芯片時要考慮芯片本身的 ESD 特性，這些在芯片說明中一般都有提到，而且即使不同廠家的同一種芯片性能也會有所不同。設計時多加注意，考慮的全面一點，做出電路板的性能也會得到一定的保證。但 ESD 的問題仍然可能出現，因此機構的防護對ESD 的防護也是相當重要的。

66、在做 pcb 板的時候，為了減小干擾，地線是否應該構成閉和形式？

在做 PCB 板的時候，一般來講都要減小回路面積，以便減少干擾，布地線的時候，也不應布成閉合形式，而是布成樹枝狀較好，還有就是要盡可能增大地的面積。

67、如果仿真器用一個電源，pcb 板用一個電源，這兩個電源的地是否應該連在一起？

如果可以采用分離電源當然較好，因為如此電源間不易產生干擾，但大部分設備是有具體要求的。既然仿真器和 PCB 板用的是兩個電源，按我的想法是不該將其共地的。

68、一個電路由幾塊 pcb 板構成，他們是否應該共地？

一個電路由幾塊 PCB 構成，多半是要求共地的，因為在一個電路中用幾個電源畢竟是不太實際的。但如果你有具體的條件，可以用不同電源當然干擾會小些。

69、設計一個手持產品，帶 LCD，外殼為金屬。

測試 ESD 時，無法通過 ICE-1000-4-2 的測試，CONTACT 只能通過 1100V，AIR 可以通過 6000V。ESD 耦合測試時，水平只能可以通過 3000V，垂直可以通過 4000V 測試。CPU 主頻為 33MHZ。有什么方法可以通過 ESD 測試？

手持產品又是金屬外殼，ESD 的問題一定比較明顯，LCD 也恐怕會出現較多的不良現象。如果沒辦法改變現有的金屬材質，則建議在機構內部加上防電材料，加強 PCB 的地，同時想辦法讓 LCD 接地。當然，如何操作要看具體情況。

70、設計一個含有 DSP，PLD 的系統，該從那些方面考慮 ESD？

編輯：黃飛