本節主要討論PCB中的去耦設計，主要包括以下三部分內容

1.去耦的兩種解釋

2.去耦電容的選擇方法

3.耦電容的安裝方式與PCB設計

去耦(Decoupling)：當器件高速開關時，高速器件需要從電源分配網絡吸收瞬態能量。去耦電容也為器件和元件提供一個局部的直流源，這對減小由于電流在板上傳播而產生的尖峰很有用。去耦電容通過在信號線和電源平面間提供一個低阻抗的電源來實現，在頻率升高到自諧振點之前，隨著頻率升高，去耦電容的阻抗會越來越低。

這樣，高頻噪聲會有效地從信號線上泄放，這時余下的低頻能量的影響就比較小了。

1.去耦的兩種解釋：

a.從儲能的角度來說明電容退耦原理：在制作電路板時，通常會在負載芯片周圍放置很多電容，這些電容就起到電源退耦作用。其原理可用圖 1 說明。

圖 1 去耦電路

當負載電流不變時，其電流由穩壓電源部分提供，即圖中的 I0，方向如圖所示。此時電容兩端電壓與負載兩端電壓一致，電流 Ic 為 0，電容兩端存儲相當數量的電荷，其電荷數量和電容量有關。當負載瞬態電流發生變化時，由于負載芯片內部晶體管電平轉換速度極快，必須在極短的時間內為負載芯片提供足夠的電流。但是穩壓電源無法很快響應負載電流的變化，因此，電流 I0 不會馬上滿足負載瞬態電流要求，因此負載芯片電壓會降低。但是由于電容電壓與負載電壓相同，因此電容兩端存在電壓變化。對于電容來說電壓變化必然產生電流，此時電容對負載放電，電流 Ic 不再為 0，為負載芯片提供電流。根據電容等式：

I=C*dV/dt ? ? ? ?公式 1

只要電容量 C 足夠大，只需很小的電壓變化，電容就可以提供足夠大的電流，滿足負載瞬態電流的要求。這樣就保證了負載芯片電壓的變化在容許的范圍內。這里，相當于電容預先存儲了一部分電能，在負載需要的時候釋放出來，即電容是儲能元件。儲能電容的存在使負載消耗的能量得到快速補充，因此保證了負載兩端電壓不至于有太大變化，此時電容擔負的是局部電源的角色。

從儲能的角度來理解電源退耦，非常直觀易懂，但是對電路設計幫助不大。從阻抗的角度理解電容退耦，能讓我們設計電路時有章可循。實際上，在決定電源分配系統的去耦電容量的時候，用的就是阻抗的概念。

b.從阻抗的角度來理解退耦原理

將圖 1 中的負載芯片拿掉，如圖 2 所示。從 AB 兩點向左看過去，穩壓電源以及電容退耦系統一起，可以看成一個復合的電源系統。這個電源系統的特點是：不論 AB 兩點間負載瞬態電流如何變化，都能保證 AB 兩點間的電壓保持穩定，即 AB 兩點間電壓變化很小。

圖2電源部分我們可以用一個等效電源模型表示上面這個復合的電源系統，如圖 3

圖 3 等效電路對于這個電路可寫出如下等式：?

V=Z*?I ? 公式 2

我們的最終設計目標是，不論 AB 兩點間負載瞬態電流如何變化，都要保持 AB 兩點間電壓變化范圍很小，根據公式 2，這個要求等效于電源系統的阻抗 Z 要足夠低。在圖 2 中，我們是通過去耦電容來達到這一要求的，因此從等效的角度出發，可以說去耦電容降低了電源系統的阻抗。另一方面，從電路原理的角度來說，可得到同樣結論。電容對于交流信號呈現低阻抗特性，因此加入電容，實際上也確實降低了電源系統的交流阻抗。

從阻抗的角度理解電容退耦，可以給我們設計電源分配系統帶來極大的方便。實際上，電源分配系統設計的最根本的原則就是使阻抗最小。最有效的設計方法就是在這個原則指導下產生的。

2.方法一：利用電源驅動的負載計算電容量

設負載（容性）為 30pF，要在 2ns 內從 0V 驅動到 3.3V，瞬態電流為：I=C*dV/dt=30pF*3.3V/2.2ns=49.5mA如果共有 36 個這樣的負載需要驅動，則瞬態電流為：36*49.5mA=1.782A。假設容許電壓波動為：3.3*2.5%=82.5 mV，所需電容量為

C=I*dt/dv=1.782A*2ns/0.0825V=43.2nF

說明：所加的電容實際上作為抑制電壓波紋的儲能元件，該電容必須在 2ns 內為負載提供1.782A 的電流，同時電壓下降不能超過 82.5 mV，因此電容值應根據 82.5 mV 來計算。記?。弘娙莘烹娊o負載提供電流，其本身電壓也會下降，但是電壓下降的量不能超過 82.5 mV（容許的電壓波紋）。這種計算沒什么實際意義，之所以放在這里說一下，是為了讓大家對去耦原理認識更深。

方法二：利用目標阻抗計算電容量（設計思想很嚴謹，要吃透）

為了清楚的說明電容量的計算方法，我們用一個例子。要去耦的電源為 1.2V，容許電壓波動為 2.5%，最大瞬態電流 600mA，

第一步：計算目標阻抗XMAX=VDD*Ripple/?IMAX=1.2 0.025/0.6=50mΩ

第二步：確定穩壓電源頻率響應范圍。和具體使用的電源片子有關，通常在 DC 到幾百 kHz 之間。這里設為 DC 到 100kHz。在 100kHz 以下時，電源芯片能很好的對瞬態電流做出反應，高于 100kHz 時，表現為很高的阻抗，如果沒有外加電容，電源波動將超過允許的 2.5%。為了在高于 100kHz 時仍滿足電壓波動小于 2.5%要求，應該加多大的電容？

第三步：計算電容量

當頻率處于電容自諧振點以下時，電容的阻抗可近似表示為：

ZC=1/2*π*f*c

頻率 f 越高，阻抗越小，頻率越低，阻抗越大。在感興趣的頻率范圍內，電容的最大阻抗不能超過目標阻抗，因此使用 100kHz 計算（電容起作用的頻率范圍的最低頻率，對應電容最高阻抗）。

C=1/2*π*f*XMAX=31.831uF

第四步：計算 bulk 電容的最高有效頻率

當頻率處于電容自諧振點以上時，電容的阻抗可近似表示為：ZC=2*π*f*ESL頻率 f 越高，阻抗越大，但阻抗不能超過目標阻抗。假設 ESL 為 5nH，則最高有效頻率為：fmax=XMAX/2*π*ESL=1.6MHz。這樣一個大的電容能夠讓我們把電源阻抗在 100kHz 到1.6MHz 之間控制在目標阻抗之下。當頻率高于 1.6MHz 時，還需要額外的電容來控制電源系統阻抗。第五步：計算頻率高于 1.6MHz 時所需電容

如果希望電源系統在 500MHz 以下時都能滿足電壓波動要求，就必須控制電容的寄生電感量。必須滿足2*π*f*LMAX×≤XMAX ，所以有：

LMAX≤XMAX/(2*π*500MHz)=0.016nH

假設使用 AVX 公司的 0402 封裝陶瓷電容，寄生電感約為 0.4nH，加上安裝到電路板上后過孔的寄生電感（本文后面有計算方法）假設為 0.6nH，則總的寄生電感為 1 nH。為了滿足總電感不大于 0.16 nH 的要求，我們需要并聯的電容個數為：1/0.016=62.5 個，因此需要63 個 0402 電容。

為了在 1.6MHz 時阻抗小于目標阻抗，需要電容量為：C=1/(2*π*1.6MHz*XMAX)=1.9894uF

因此每個電容的電容量為 1.9894/63=0.0316 uF。

綜上所述，對于這個系統，我們選擇 1 個31.831 uF 的大電容和 63 個 0.0316 uF 的小電容即可滿足要求。

注意：以上基于目標阻抗的計算，只是為了說明這種方法的基本原理，實際中不能這樣簡單的計算就了事，因為還有很多問題需要考慮。學習的重點是這種方法的核心思想。

3.去耦電容的安裝方式與PCB設計

安裝去耦電容時，一般都知道使電容的引線盡可能短。但是，實踐中往往受到安裝條件的限制，電容的引線不可能取得很短。況且，電容自身的寄生電感只是影響自諧振頻率的因素之一，自諧振頻率還與過孔的寄生電感、相關印制板導線的寄生電感等因素有關。一味地追求引線短，不僅困難，而且可能根本達不到目的。當去耦電容在PCB上的位置不可能實現使用很短的印制導線時，就必須加粗印制線。實踐證明，一根長寬比小于3的印制線具有非常低的阻抗，能滿足去耦電容引線的要求。當然，還需要盡量減少過孔的數量，設計過孔的時候應盡可能減小過孔的寄生電感。


審核編輯：劉清