Thomas Tzscheetzsch

電池供電的應用在物聯網時代越來越流行。在本文中，我們將展示不必在省電和精度之間進行權衡。

一些運算放大器具有禁用引腳，如果使用得當，它們可以在不影響精度的情況下節省高達99%的功耗。禁用引腳主要用于靜態操作（待機模式）。在這種模式下，所有IC都切換到低功耗狀態，而無需將器件用于信號處理。這將功耗降低了幾個數量級。

如果需要運算放大器作為ADC的緩沖放大器，如圖1所示，它必須處于活動狀態才能執行其功能。但是，如果放大器通過禁用引腳切換到關斷模式，則功耗仍可保持較低水平。通常，只要ADC不必將任何新值讀取到其采樣并保持功能塊中，就會使用省電模式。

圖1.具有ADC驅動器和基準電壓緩沖器的ADC輸入級的典型原理圖。

實現此目的的最簡單方法是通過 start 命令進行轉換。在標準ADC中，輸入（采樣和保持）電容首先充電至待測值。直到信號發送到ADC進行轉換。然后，輸入電容被隔離并連接到轉換器級的輸入端，此時轉換開始。然后完成并設置完成信號，這取決于轉換器類型。現在實際問題來了：運算放大器何時必須處于活動狀態？它必須在轉換開始信號之前足夠長的時間處于活動狀態，以確保內部輸入電容具有與待測信號相同的值。時間長短取決于輸入電容的尺寸、待測電壓的大小以及運算放大器驅動容性負載的速率等因素。

ADC （AD7980）的數據手冊給出了30 pF的輸入電容值，阻抗為400 Ω。然而，對于運算放大器，事情就不是那么簡單了。參數表中給出了15 pF的容性負載，但可能還有更多，如相應的圖表所示（圖2）。還需要考慮具有2.7 nF和20 Ω的低通濾波器。

圖2.ADA4807的頻率響應。

該圖顯示該模塊可以驅動足夠高的容性負載。禁用后，放大器需要大約500 ns才能建立到全輸出電平，在本例中為最大5 V或4.096 V。

為了安全起見，我們假設放大器在轉換開始前750 ns開啟。比較了1 kSPS至1 MSPS的外推數據。

節省潛力從99 kSPS時的83.0%（總功耗為02.1 mW）到92 MSPS時的41.10%（總功耗為75.1 mW）不等。這只是ADC驅動器節省的成本;參比緩沖器還具有節約潛力。

此示例旨在展示現代設備的功能。在500 ns的最小采樣時間下，SINAD偏差為<0.5 dB。就駕駛員而言，值得關注更快的衍生產品并動態操作它們。我們僅將應用程序視為緩沖器（增益 = 1）。對于反相或其他放大器，節省的成本將根據條件而有所不同。應進行測量以檢查這一點。

審核編輯：郭婷