基于DDS+PLL在電臺設計中的應用
2011年07月18日 09:38 本站整理 作者：秩名 用戶評論（0）
PLL(鎖相環)頻率合成通過鎖相環完成頻率的加、減、乘、除運算。該方法結構簡單、便于集成，且輸出頻率高、頻譜純度高，目前使用比較廣泛，但存在高分辨率和快轉換速度之間的矛盾，一般只能用于大步進頻率合成技術中。DDS(直接數字合成)是近年來迅速發展起來的一種新的頻率合成方法。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉換速度，缺點是輸出頻率不能太高。如果把兩者結合起來，用DDS的輸出作為PLL的參考信號，就能滿足現代電臺對頻率合成器的設計要求。本文將介紹DDS和PLL的工作原理，并結合一電臺(工作頻率2 MHz～500 MHz)的設計，給出DDS做參考的PLL頻率合成器的設計方案。
1 DDS的結構及工作原理
DDS的基本結構由參考時鐘、相位累加器、ROM、DAC(數模轉換器)和LPF(低通濾波器)組成，見圖1。
DDS的工作原理是：在參考時鐘fr的控制下，頻率控制字K由累加器得到相應的相位數據，把此數據作為取樣地址，來尋址正弦ROM表進行相位-幅度變換，輸出不同的幅度編碼;再經DAC得到相應的階梯波;最后經LPF對階梯波進行平滑處理，即可得到由頻率控制字決定的連續變化的輸出正弦波。見圖2。
DDS的輸出頻率fo、參考時鐘頻率fr、相位累加器長度N以及頻率控制字K之間的關系為：
DDS的頻率分頻率為：
由于DDS的最大輸出頻率受奈斯特取樣定理限制，所以fmax=f/2。
- 第 1 頁：基于DDS+PLL在電臺設計中的應用(1)
- 第 2 頁：PLL的結構及工作原理#
本文導航
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
相關閱讀：
- [FPGA/ASIC技術] 基于FPGA的DDS勵磁恒流源設計 2011-07-16
- [DSP] 一種新的實現DDS的AVR信號發生器(原理圖和PCB圖 2011-06-27
- [廠商新聞] ADI新型PLL頻率合成器ADF4351實現高集成度 2011-06-21
- [通信設計應用] 基于ISD4004集群電臺通信模塊設計 2011-05-26
- [廣播電臺] 基于FPGA的無線電臺通信接口轉換模塊 2011-05-25
- [新品快訊] 高性能鎖相回路(PLL)的單芯片時鐘IC Si5374和Si537 2011-05-18
- [電子制作] 手把手教你制作立體聲調頻電臺 2011-03-28
- [信號處理電子電路圖] PLL陷波濾波器可以用于阻攔不需要的頻率 2011-03-12
( 發表人：葉子 )